ADC/DAC IC上的集成強(qiáng)化型DSP改進(jìn)寬帶多通道系統(tǒng)

簡(jiǎn)介

過(guò)去幾十年來(lái)，無(wú)線系統(tǒng)通道數(shù)和帶寬一直穩(wěn)步增長(zhǎng)。對(duì)數(shù)據(jù)速率和系統(tǒng)整體性能的要求成為這些現(xiàn)代電信、雷達(dá)和儀器儀表系統(tǒng)發(fā)展的驅(qū)動(dòng)因素。但與此同時(shí)，這些要求也加大了電源封裝和系統(tǒng)的復(fù)雜度，使功率密度和組件級(jí)別的功能變得更為重要。

為打破其中的一些限制，半導(dǎo)體行業(yè)將更多的通道整合到同一個(gè)硅封裝中，借此降低每個(gè)通道的功率要求。此外，半導(dǎo)體公司還將更復(fù)雜的功能整合到數(shù)字前端，簡(jiǎn)化了過(guò)去在專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)結(jié)構(gòu)中才能實(shí)現(xiàn)的片外硬件設(shè)計(jì)。這些功能既包括濾波器、下變頻器或數(shù)控振蕩器(NCO)等通用組件，也有更復(fù)雜的特定應(yīng)用操作。

信號(hào)調(diào)節(jié)和校準(zhǔn)問(wèn)題僅在開(kāi)發(fā)多通道系統(tǒng)時(shí)才變得較復(fù)雜。這種架構(gòu)可能需要每個(gè)通道有獨(dú)立的濾波器或其它數(shù)字信號(hào)處理(DSP)模塊，從而轉(zhuǎn)變成對(duì)節(jié)能更為重要的強(qiáng)化型DSP。

本文介紹了使用16通道發(fā)射和16通道接收子陣列的實(shí)驗(yàn)結(jié)果，其中所有發(fā)射和接收通道都使用數(shù)字轉(zhuǎn)換器集成電路(IC)中的強(qiáng)化型DSP模塊來(lái)校準(zhǔn)。與其它架構(gòu)相比，這個(gè)多通道系統(tǒng)在尺寸、重量和功率上都更有優(yōu)勢(shì)。對(duì)比該系統(tǒng)的FPGA資源利用率后可發(fā)現(xiàn)，強(qiáng)化型DSP模塊為多通道平臺(tái)的設(shè)計(jì)人員解決了重大挑戰(zhàn)。

數(shù)字信號(hào)處理模塊

真實(shí)信號(hào)，無(wú)論是用來(lái)合成還是接收，都需要一定程度的分析或處理，才能共同滿足任何應(yīng)用所需的性能。信號(hào)鏈幅度衰減或平坦度的常見(jiàn)補(bǔ)償辦法是借助補(bǔ)償濾波器。圖1是增益和平坦度補(bǔ)償濾波器的示例，設(shè)計(jì)用于校正給定頻段內(nèi)的缺陷，從而為下游應(yīng)用創(chuàng)建更理想的響應(yīng)。

圖1 ADC的頻率幅度平坦度響應(yīng)可通過(guò)數(shù)字濾波來(lái)改善

對(duì)多通道系統(tǒng)而言，此處理必須能夠獨(dú)立控制每個(gè)通道，讓通道彼此獨(dú)立地運(yùn)行。因此，該系統(tǒng)使用的是獨(dú)立的DSP模塊，可進(jìn)行通道的相位和幅度對(duì)齊，還可在目標(biāo)通帶內(nèi)獲得平坦增益。由于每個(gè)通道和系統(tǒng)都是唯一的，DSP必須針對(duì)配置、環(huán)境和硬件組合專門(mén)調(diào)諧。

數(shù)字上/下變頻器模塊

本文的結(jié)論主要依賴單芯片DAC和ADC中配置的數(shù)字上變頻器(DUC) DSP模塊和數(shù)字下變頻器(DDC) DSP模塊。圖2是DUC和DDC框圖示例，說(shuō)明了這些數(shù)據(jù)通道常用的內(nèi)部結(jié)構(gòu)。這些DUC和DDC模塊有許多用途：

■   與數(shù)字接口的數(shù)據(jù)速率相比，內(nèi)插(DUC)和抽取(DDC)轉(zhuǎn)換器的采樣速率。

■   轉(zhuǎn)化即將合成的DAC數(shù)據(jù)(DUC)和數(shù)字化ADC數(shù)據(jù)(DDC)的頻率。

■   將接口的數(shù)字?jǐn)?shù)據(jù)發(fā)射導(dǎo)向基帶處理器(BBP)。

■   為每個(gè)通道實(shí)現(xiàn)數(shù)字增益，產(chǎn)生更接近系統(tǒng)滿量程值的碼值。

■   支持注入簡(jiǎn)單的數(shù)字音調(diào)，無(wú)需數(shù)字?jǐn)?shù)據(jù)鏈路，便能簡(jiǎn)化系統(tǒng)快速啟動(dòng)。

■   將每個(gè)通道的相位對(duì)齊通用基準(zhǔn)。

我們往往希望卸載到轉(zhuǎn)換器或從轉(zhuǎn)換器卸載的數(shù)字?jǐn)?shù)據(jù)速率與轉(zhuǎn)換器的采樣速率不同，從而降低系統(tǒng)功耗，提高系統(tǒng)的整體靈活性。因此，通常會(huì)部署數(shù)字上變頻器和下變頻器模塊。DUC模塊使來(lái)自BBP的發(fā)射波形數(shù)據(jù)能夠以低于DAC采樣速率的速率發(fā)射，因此也支持DAC以更高的速率合成內(nèi)插波形數(shù)據(jù)（見(jiàn)圖2頂部的內(nèi)插子模塊）。同樣地，DDC模塊使接收輸入在抽取前以更高速度的ADC采樣速率數(shù)字化，之后再以更低的數(shù)據(jù)速率發(fā)送到BBP（見(jiàn)圖2底部的抽取子模塊）。

此外，與通過(guò)數(shù)字接口發(fā)送到BBP或從BBP發(fā)送出的信號(hào)相比，頻率轉(zhuǎn)換在數(shù)字域內(nèi)常用于合成或分析更高頻率的模擬信號(hào)。許多系統(tǒng)都在DUC和DDC中采用復(fù)值NCO，目的就是為了實(shí)現(xiàn)這種頻率轉(zhuǎn)換，如圖2所示。NCO可被認(rèn)為是數(shù)字信號(hào)生成器，它能提供等同于本振(LO)的信號(hào)，當(dāng)信號(hào)被發(fā)送到同樣在DUC/DDC中的數(shù)字混頻器中時(shí)，可以提高發(fā)送到DAC的發(fā)射波形頻率（和DUC的情況一樣），或降低從ADC發(fā)出的接收波形頻率（和DDC情況一樣）。當(dāng)數(shù)字頻率轉(zhuǎn)換發(fā)生時(shí)，DDC內(nèi)這些數(shù)字混頻器的輸出往往變成復(fù)值，使得同相位(I)和正交相位(Q)信號(hào)沿著最終連接到單獨(dú)ADC采樣實(shí)值數(shù)據(jù)的單一數(shù)字通道傳輸。同樣地，到達(dá)DUC數(shù)字增益模塊數(shù)字混頻器的輸入復(fù)值信號(hào)在輸出端變成實(shí)值，然后簽發(fā)到單獨(dú)DAC，合成實(shí)值信號(hào)。

圖2 DUC和DDC模塊提供目前轉(zhuǎn)換器IC中許多有用的DSP功能

此外，DUC和DDC還使用戶能夠在轉(zhuǎn)換器的瞬時(shí)帶寬內(nèi)獲得多個(gè)數(shù)字通道。結(jié)果就是BBP能夠合成和/或分析比子陣列本身的轉(zhuǎn)換器數(shù)量還要多的數(shù)據(jù)流。因此，如果兩個(gè)窄通道彼此隔得很遠(yuǎn)，就需要能提供更好的信號(hào)合成或分析能力的系統(tǒng)。

正如圖2所示，數(shù)字增益模塊也經(jīng)常出現(xiàn)在DUC和DDC中。數(shù)字增益通過(guò)向子模塊中另一個(gè)數(shù)字混頻器的輸入提供靜態(tài)數(shù)字碼值來(lái)實(shí)現(xiàn)。利用這個(gè)功能，用戶獲得的碼值更接近數(shù)字接口位數(shù)所提供的滿量程值。同樣地，只要向數(shù)字混頻器的一個(gè)端口提供連續(xù)靜態(tài)碼值，便可注入直流偏移連續(xù)波(CW)波信號(hào)，而非基帶數(shù)據(jù)。這樣用戶就能通過(guò)DAC將發(fā)射CW波輕松合成至模擬域，無(wú)需通過(guò)BBP建立JESD204B或JESD204C數(shù)據(jù)鏈路。

此外，相位偏移模塊經(jīng)常部署在NCO的輸出，如圖2所示。這些相位偏移可按照系統(tǒng)內(nèi)的通用基線參考來(lái)校正通道間相位偏差。由于每個(gè)DUC和DDC都有自己的NCO，因此只需針對(duì)給定的NCO頻率來(lái)偏移一個(gè)確定量的NCO相位，便可實(shí)現(xiàn)系統(tǒng)每個(gè)通道的相位對(duì)齊。這樣一來(lái)，在使用時(shí)遇到可用的多芯片同步算法時(shí)，所有通道間的確定性相位關(guān)系可通過(guò)這些NCO相位偏移進(jìn)行校正1。 圖3顯示了實(shí)現(xiàn)相位對(duì)齊（通過(guò)嚴(yán)格為每個(gè)接收數(shù)據(jù)通路設(shè)置所需的NCO相位偏移值）前后，16通道同時(shí)接收I/Q數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果。請(qǐng)注意，這些數(shù)字校正還校正了每個(gè)通道前端網(wǎng)絡(luò)中的射頻和微波損耗。

可編程有限脈沖響應(yīng)濾波器

盡管NCO輸出相位偏移模塊可被用于單一頻率的相位對(duì)齊，子陣列校準(zhǔn)則經(jīng)常要求對(duì)整個(gè)目標(biāo)頻帶進(jìn)行相位對(duì)齊。此外需要幅度均衡，即所有通道名義上擁有相對(duì)于通用基準(zhǔn)通道的相同幅度，還需要幅度增益平坦化，即所有通道擁有相對(duì)于頻率的恒定幅度響應(yīng)。

為達(dá)到寬帶相位和幅度校正，通常還部署另一種DSP模塊。這種模塊被稱為有限脈沖響應(yīng)濾波器(FIR)2。 FIR濾波器是一種數(shù)字濾波器，被大量用在DSP上，其系數(shù)決定了輸入數(shù)字信號(hào)的幅度和相位響應(yīng)。允許更改這些系數(shù)的系統(tǒng)被視為可編程FIR濾波器(pFIR)，用戶可根據(jù)每個(gè)通道生成自己需要的幅度和相位響應(yīng)。

運(yùn)用pFIR實(shí)現(xiàn)通道幅度對(duì)齊和增益平坦化

圖4是用于展示寬帶幅度和相位對(duì)齊以及增益平坦化的系統(tǒng)的高級(jí)框圖。該系統(tǒng)采用了四個(gè)數(shù)字化IC，各包含四個(gè)發(fā)射和四個(gè)接收模擬通道，或者八個(gè)發(fā)射和八個(gè)接收數(shù)字通道。當(dāng)使用系統(tǒng)內(nèi)的所有四個(gè)數(shù)字化IC時(shí)，總共可實(shí)現(xiàn)16個(gè)發(fā)射和16個(gè)接收模擬通道，或者32個(gè)發(fā)射和32個(gè)接收數(shù)字通道。單獨(dú)的鎖相環(huán)(PLL)頻率合成器IC用于給每個(gè)數(shù)字化IC提供轉(zhuǎn)換器采樣時(shí)鐘信號(hào)。此外，時(shí)鐘緩沖器IC用于提供多片同步算法所需的數(shù)字參考和系統(tǒng)參考時(shí)鐘1。 該系統(tǒng)起初配置在S頻段，設(shè)定NCO頻率，所有發(fā)射和所有接收通道的模擬信號(hào)頻率都在同樣的2.7GHz。所用的DAC采樣速率是12 GSPS，平臺(tái)會(huì)在第一奈奎斯特區(qū)合成發(fā)射通道。ADC采樣速率為4 GSPS，平臺(tái)會(huì)在第二奈奎斯特區(qū)采集接收通道。

圖3 實(shí)驗(yàn)結(jié)果表明了16個(gè)接受通道的I/Q同時(shí)采集，利用數(shù)字化儀IC上的DDC模塊提供的復(fù)雜NCO相位偏移嚴(yán)格進(jìn)行相位對(duì)齊（而非幅度對(duì)齊）

圖4 這個(gè)高級(jí)系統(tǒng)框圖用于證明多通道相位和幅度均衡/平坦度

如圖5所示，用連接的16發(fā)射/16接收校準(zhǔn)板將組合通道發(fā)射信號(hào)準(zhǔn)確地回送到每個(gè)單獨(dú)的接收通道，以便同時(shí)采集所有接收通道。系統(tǒng)的PLL頻率合成器再通過(guò)自身相位調(diào)整模塊對(duì)齊，發(fā)射通道和接收通道則使用DUC和DDC各自提供的NCO相位偏移模塊粗略對(duì)齊。這樣一來(lái)，子系統(tǒng)相位大致與校準(zhǔn)頻率對(duì)齊，見(jiàn)圖3所示曲線，但未實(shí)現(xiàn)任何幅度對(duì)齊。盡管本文采用了16發(fā)射/16接收校準(zhǔn)板，用電氣方法對(duì)齊系統(tǒng)，但還可通過(guò)系統(tǒng)校準(zhǔn)反射器以無(wú)線方式獲得類似的配置，這也有助于校正任何天線通道間異常。

如圖4所示，96抽頭pFIR濾波器位于每個(gè)ADC的輸出，這樣每個(gè)ADC通道的相位和幅度響應(yīng)可在整個(gè)ADC采樣速率的頻率范圍內(nèi)彼此對(duì)齊。因此可將pFIR放在ADC和DDC模塊之間。這樣數(shù)字接口的數(shù)據(jù)速率就不同于pFIR的速率，所以需要知道系統(tǒng)頻率轉(zhuǎn)換和速率抽取的程度，以便采用pFIR進(jìn)行通道幅度對(duì)齊。由于本文在每個(gè)ADC的輸入端采集實(shí)際數(shù)據(jù)，pFIR輸入為實(shí)值。此外，系統(tǒng)設(shè)計(jì)是可配置的，這樣每個(gè)ADC對(duì)的一個(gè)pFIR模塊就是已部署的解決方案，如圖4中的雙重實(shí)際模塊所示。這也允許在兩個(gè)獨(dú)立的ADC中使用I/Q復(fù)雜輸入，從而支持系統(tǒng)對(duì)齊。

為實(shí)現(xiàn)系統(tǒng)內(nèi)通道的幅度對(duì)齊和幅度平坦化，將寬帶掃頻波形載入每個(gè)發(fā)射通道，使得系統(tǒng)的I/Q帶寬中包含所有頻率。這樣用戶就能確定系統(tǒng)數(shù)據(jù)速率內(nèi)所有頻率的頻率誤差響應(yīng)。然后，在抽取的I/Q數(shù)據(jù)速率下獲得基線數(shù)據(jù)采集。本文的結(jié)論使用的是4 GSPS的ADC采樣速率和250 MSPS的I/Q數(shù)據(jù)速率。這樣每個(gè)發(fā)射NCO頻率設(shè)置為2.7 GHz，每個(gè)接收NCO頻率設(shè)置為1.3 GHz，原因是頻率從第二奈奎斯特區(qū)折疊到第一奈奎斯特區(qū)?；€數(shù)據(jù)利用MATLAB?系統(tǒng)接口采集，針對(duì)增益平坦化Rx0計(jì)算每個(gè)通道的幅度和相位誤差響應(yīng)，這樣所有接收通道收到的最大值就是整個(gè)I/Q頻段的理想接收輸入。圖6顯示了系統(tǒng)內(nèi)16個(gè)接收通道中四個(gè)通道的相位和幅度誤差響應(yīng)。注意圖6左側(cè)，NCO相位偏移主要校正每個(gè)接收通道的相位誤差，但正如圖6右側(cè)所示，系統(tǒng)中的幅度誤差仍在。剩余的12個(gè)接收通道也有同樣的誤差響應(yīng)。另外應(yīng)注意，不僅接收幅度不同于Rx0，如果不使用其它校準(zhǔn)技術(shù)，幅度平坦度也很差。這些異常是在ADC前端網(wǎng)絡(luò)中使用模擬濾波器時(shí)故意引入的，以便證明幅度平坦度和均衡。

圖5 測(cè)試設(shè)置了輸出發(fā)射（紅色）信號(hào)，然后利用連接的16發(fā)射/16接收校準(zhǔn)板組合所有發(fā)射信號(hào)。再將組合后的信號(hào)進(jìn)行均勻拆分，并回送到每個(gè)接收（橙色）通道。16發(fā)射/16接收校準(zhǔn)板位于圖片頂部，與本文使用的獨(dú)立Quad-MxFE?平臺(tái)對(duì)接。PLL/頻率合成器信號(hào)（綠色）經(jīng)過(guò)調(diào)整后可校正平臺(tái)上故意引入的熱損害

圖6 每個(gè)通道相對(duì)于增益平坦Rx0的相位/幅度誤差響應(yīng)有助于確定pFIR濾波器設(shè)計(jì)