創(chuàng)意攻AI／HPC客制化ASIC市場

IC設(shè)計(jì)服務(wù)廠創(chuàng)意宣布推出采用臺積電2.5D及3D先進(jìn)封裝技術(shù)（APT）制程平臺，可縮短客制化特殊應(yīng)用芯片（ASIC）設(shè)計(jì)周期，有助于降低風(fēng)險(xiǎn)及提高良率。創(chuàng)意第一季營收雖因淡季較上季下滑，但預(yù)期仍為季度營收歷史次高，今年5奈米及7奈米委托設(shè)計(jì)（NRE）接案暢旺，ASIC量產(chǎn)逐步放量，將全力搶攻人工智能及高效能運(yùn)算（AI／HPC）客制化ASIC市場龐大商機(jī)。

創(chuàng)意對今年維持樂觀展望，成長動能來自5奈米及7奈米AI／HPC相關(guān)芯片NRE接案暢旺，12奈米固態(tài)硬盤控制IC及網(wǎng)通芯片量產(chǎn)規(guī)模放大。再者，創(chuàng)意過去3年的NRE案會在今年陸續(xù)導(dǎo)入5奈米及7奈米量產(chǎn)，配合臺積電晶圓代工及先進(jìn)封裝產(chǎn)能支持，對爭取系統(tǒng)廠AI／HPC客制化ASIC委外訂單深具信心。

創(chuàng)意發(fā)布2.5D與3D多晶粒APT平臺，支援臺積電CoWoS-S、CoWoS-R、InFO等先進(jìn)封裝技術(shù)。創(chuàng)意提供全方位解決方案，包括完成硅驗(yàn)證的接口硅智財(cái)（IP）、CoWoS與InFO信號及電源完整性、熱仿真流程等，以及經(jīng)產(chǎn)品量產(chǎn)驗(yàn)證的可測試性設(shè)計(jì)（DFT）與生產(chǎn)測試。

創(chuàng)意表示，因?yàn)閾碛卸嗄昱鋫涓邘拑?nèi)存（HBM）的CoWoS-S產(chǎn)品量產(chǎn)經(jīng)驗(yàn)，且InFO設(shè)計(jì)與仿真流程搭配內(nèi)部7奈米及5奈米晶粒對晶粒接口GLink IP已完成硅驗(yàn)證。近來創(chuàng)意使用5奈米制程4Gbps HBM2E物理層與控制器IP，完成了CoWoS-R測試芯片驗(yàn)證。

創(chuàng)意總經(jīng)理戴尚義表示，創(chuàng)意去年開發(fā)出新一代HBM3、GLink-2.5D與GLink-3D等IP，并完成CoWoS-S／R與InFO設(shè)計(jì)平臺驗(yàn)證，可說是經(jīng)歷了突破性的進(jìn)展。創(chuàng)意與臺積電協(xié)力合作，致力降低最先進(jìn)2.5D與3D技術(shù)使用門坎，讓客戶能開發(fā)具成本效益的高效能產(chǎn)品，并更快進(jìn)入量產(chǎn)。