惠斯登電橋傳感器電路設計技巧，了解一下？

儀表放大器可以調(diào)理傳感器生成的電信號，從而實現(xiàn)這些信號的數(shù)字化、存儲或?qū)⑵溆糜诳刂菩盘栆话爿^小，因此，放大器可能需要配置為高增益。另外，信號可能會疊加大共模電壓，也可能疊加較大直流失調(diào)電壓。精密儀表放大器可以提供高增益，選擇性地放大兩個輸入電壓之間的差異，同時抑制兩個輸入中共有的信號。

惠斯登電橋是這種情況的經(jīng)典例子，但像生物傳感器一類的原電池具有類似的特性。電橋輸出信號為差分信號，因此，儀表放大器是高精度測量的優(yōu)選。理想情況下，無負載電橋輸出為零，但僅當所有四個電阻均完全相同時，這種情況方為真。假如有一個以分立式電阻構建的電橋，如圖 1 所示。最差情況差分失調(diào) VOS為

其中，VEX 為電橋激勵電壓，TOL為電阻容差（單位為百分比）。

圖 1 惠斯登電橋失調(diào)

例如，在各元件的容差均為 0.1%且激勵電壓為 5 V 時，差分失調(diào)可以高達±5 mV。如果需要 400 的增益來實現(xiàn)所需電橋靈敏度，則放大器輸出端的失調(diào)變成±2 V。假設放大器由同一電源驅(qū)動，并且其輸出可以軌到軌擺動，則僅電橋失調(diào)就可能消耗掉 80%以上的輸出擺幅。在行業(yè)要求電源電壓越來越小的趨勢下，這個問題只會變得更加糟糕。

傳統(tǒng)的三運放儀表放大器架構（如圖 2 所示）有一個差分增益級，其后為一個減法器，用于移除共模電壓。增益施加于第一級，因此，失調(diào)放大的倍數(shù)與目標信號相同。因此，將其移除的方法是在參考(REF)端施加反電壓。這種方法的主要不足在于，如果放大器的第一級已經(jīng)飽和，則調(diào)節(jié) REF 上的電壓并不能更正失調(diào)?？朔@點不足的幾種方法包括：

●   根據(jù)具體情況，以外部電阻對電橋分流，但對于自動化生產(chǎn)來說，這是不現(xiàn)實的，而且在出廠后是無法調(diào)整的

●   減少第一級增益，通過微調(diào) REF 上的電壓來移除失調(diào)，并再添一個放大器電路以實現(xiàn)所需增益

●   減少第一級增益，以高分辨率 ADC 完成數(shù)字化輸出，并在軟件中移除失調(diào)

后兩種選項還需要考慮最差情況下與原始失調(diào)值的偏差，從而進一步減少第一級的最大增益。這些解決方案并不理想，因為它們需要額外的電源、電路板空間或成本，來達到高 CMRR 和低噪聲的目標。另外，交流耦合并不是測量直流或超慢移動信號的一種選擇。

圖 2 三運放儀表放大器拓撲結構

間接電流反饋(ICF)儀表放大器（如AD8237 和 AD8420可在放大之前移除失調(diào)。圖 3 顯示ICF拓撲結構原理圖。

圖 3 間接電流反饋儀表放大器拓撲結構

該儀表放大器的傳遞函數(shù)在形式上與經(jīng)典三運放拓撲結構的傳遞函數(shù)相同，其計算公式為

由于輸入之間的電壓等于反饋(FB)與參考(REF)端子之間的電壓時，放大器的反饋要求可得到滿足，因此，我們可將該公式重寫為

這意味著，引入一個等于反饋和參考端子之間失調(diào)的電壓，即使在存在大輸入失調(diào)的情況下，也可將輸出調(diào)整為零伏特。如圖 4 所示，該調(diào)整可以通過以下方法實現(xiàn)：從一個簡單的電壓源（如低成本 DAC）或者來自嵌入式微控制器的濾波 PWM 信號，通過電阻 RA 將一個小電流注入反饋節(jié)點。

圖 4 帶失調(diào)移除功能的高增益電橋電路

設計步驟

等式(3)，R1與 R2 之比將增益設為：

設計師必須確定電阻值。較大電阻值可降低功耗和輸出負載；較小值可限制FB輸入偏置電流和輸入阻抗誤差。如果 R1 和 R2 的并聯(lián)組合大于約30 k?，則電阻開始引起噪聲。表1顯示了一些建議值。

表 1 各種增益的推薦電阻（1%電阻）

為了簡化 RA值的查找過程，假設采用雙電源運行模式，有一個接地 REF 端子和一個已知的雙極性調(diào)整電壓 VA。這種情況下的輸出電壓可通過以下公式計算：

注意，從VA至輸出的增益為反相。VA 的增加會使輸出電壓降低，比值為R2和 RA之比。此比值下，可以針對給定的輸入失調(diào)，使調(diào)整范圍達到最大。由于調(diào)整范圍指向增益之前的放大器輸入，因此，即使在低分辨率源的情況下，也可實施微調(diào)。由于 RA 一般都比 R1大得多，因此，我們可以得到等式(5)的近似值：

為了找到一個 RA值以允許最大失調(diào)調(diào)整范圍 VIN(MAX)，在給定調(diào)整電壓范圍 VA(MAX)的情況下，使VOUT = 0 ，求 RA，結果得到

其中，VIN(MAX)為傳感器預期的最大失調(diào)。等式(5)同時顯示，調(diào)整電路的插入會修改從輸入到輸出的增益。即使如此，其影響一般也很小，增益可以重新計算為：

一般地，對于單電源電橋調(diào)理應用，參考端的電壓應大于信號地。如果電橋輸出可以在正負間擺動，情況尤其如此。如果基準電壓源由一個低阻抗源（如分阻器和緩沖器）驅(qū)動至電壓 VREF，如圖 5 所示，則等式(5)變?yōu)椋?/p>

如果相對于原始等式中的VREF取 VOUT 和VA ，則可得到相同的結果。VA(MAX) – VREF 也應替換等式(7)中的 VA(MAX)。

設計示例

假設有一個單電源電橋放大器，如圖 4 所示，其中，用 3.3 V 電壓來激勵電橋并驅(qū)動放大器。滿量程電橋輸出為±15 mV，失調(diào)可能處于±25m V 的范圍。為了取得所需靈敏度，放大器增益需為 100，ADC 的輸入范圍為 0 V 至 3.3 V。由于電橋的輸出可以為正，也可以為負，因此，其輸出指向中間電源或 1.65 V。只需通過施加 100 的增益，失調(diào)本身即會強制使放大器輸 出處于–0.85 V 至+4.15 V 的范圍內(nèi)，這超過了電源軌。

這個問題可通過圖 5 所示的電路來解決。電橋放大器A1 是一個像AD8237 一樣的ICF儀表放大器。放大器A2，帶R4 和R5，將 A1 的零電平輸出設為中間電源。AD56018 位DAC對輸出進行調(diào)整，通過RA使電橋失調(diào)為 0。然后，放大器的輸出由AD7091微功耗 12 位ADC數(shù)字化。

圖 5 針對單電源工作模式而修改的失調(diào)移除電路

從表1可以發(fā)現(xiàn)，增益為101時， R1和R2 需為1 k?和100 k?。電路包括一個可以在 0 V 至 3.3 V 范圍內(nèi)擺動，或者在 1.65V 基準電壓左右擺動±1.65 V。為了計算 RA 的值，我們使用等式 (6)。其中，VA(MAX) = 1.65 V 且 VIN(MAX) = 0.025 V， RA = 65.347 kΩ。當電阻容差為 1%時，最接近的值為 64.9 k?。然而，這沒有為源精度和溫度變化導致的誤差留下任何裕量，因此，我們選擇一個常見的 49.9 k? 低成本電阻，這樣做的代價是調(diào)整分辨率降低了，結果導致略大的調(diào)整后失調(diào)。

從等式(7)，我們可以算出額定增益值為 103。如果設計師希望得到接近目標值 100 的增益值，最簡單的辦法是使 R2 的值降低 3%左右，至 97.6 k?，結果對 RA 的值的影響非常小。在新的條件下，額定增益為 100.6。

由于DAC可以擺動±1.65 V，因此，總失調(diào)調(diào)整范圍可通過由RA 以及R1和R2的并聯(lián)組合形成的分壓器給定，其計算方法如下：

在±25-mV 最大電橋失調(diào)范圍內(nèi)，±32.1-mV 的調(diào)整范圍可提供 28%的額外調(diào)整裕量。對于 8 位 DAC，調(diào)整步長為

對于 250-μV 調(diào)整分辨率，輸出端的最大殘余失調(diào)為 12.5 mV。

對于采樣率為 1 MSPS 的 AD7091，這些值為 51 ? 和 4.7 nF。在以較低速率采樣時，可以使用較大的電阻或電容組合，以進一步減少噪聲和混疊效應。

該電路的另一個優(yōu)勢在于，可以在生產(chǎn)或安裝時完成電橋失調(diào)調(diào)整。如果環(huán)境條件、傳感器遲滯或長期漂移對失調(diào)值有影響，則可重新調(diào)整電路。

受其真軌到軌輸入影響，AD8237 最適合采用超低電源電壓的電橋應用。對于要求較高電源電壓的傳統(tǒng)工業(yè)應用，AD8420 不失為一款良好的替代器件。該 ICF 儀表放大器采用 2.7 V 至 36 V 電源供電，功耗低 60%。

表 2 是對兩款儀表放大器進行了比較。都使用了最小和最大規(guī)格。有關更多詳情和最新信息，請參見產(chǎn)品數(shù)據(jù)手冊。