長(zhǎng)電科技 XDFOI Chiplet 系列工藝實(shí)現(xiàn)穩(wěn)定量產(chǎn)

IT之家 1 月 5 日消息，長(zhǎng)電科技宣布，公司 XDFOI Chiplet 高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國(guó)際客戶 4nm 節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為 1500mm2 的系統(tǒng)級(jí)封裝。

長(zhǎng)電科技于 2021 年 7 月推出了面向 Chiplet（小芯片）的高密度多維異構(gòu)集成技術(shù)平臺(tái) XDFOI，利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測(cè)試一體化，涵蓋 2D、2.5D、3D Chiplet 集成技術(shù)。

長(zhǎng)電科技 XDFOI 通過(guò)小芯片異構(gòu)集成技術(shù)，在有機(jī)重布線堆疊中介層（RDL Stack Interposer，RSI）上，放置一顆或多顆邏輯芯片（CPU / GPU 等），以及 I / O Chiplet 和 / 或高帶寬內(nèi)存芯片（HBM）等，形成一顆高集成度的異構(gòu)封裝體。一方面可將高密度 fcBGA 基板進(jìn)行“瘦身”，將部分布線層轉(zhuǎn)移至有機(jī)重布線堆疊中介層基板上，利用有機(jī)重布線堆疊中介層最小線寬線距 2μm 及多層再布線的優(yōu)勢(shì)，縮小芯片互連間距，實(shí)現(xiàn)更加高效、更為靈活的系統(tǒng)集成；另一方面，也可將部分 SoC 上互連轉(zhuǎn)移到有機(jī)重布線堆疊中介層，從而得以實(shí)現(xiàn)以 Chiplet 為基礎(chǔ)的架構(gòu)創(chuàng)新，而最終達(dá)到性能和成本的雙重優(yōu)勢(shì)。

IT之家了解到，長(zhǎng)電科技 XDFOI 技術(shù)可將有機(jī)重布線堆疊中介層厚度控制在 50μm 以內(nèi)，微凸點(diǎn)（μBump）中心距為 40μm，實(shí)現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成，達(dá)到更高集成度、更強(qiáng)模塊功能和更小封裝尺寸。同時(shí)，還可以在封裝體背面進(jìn)行金屬沉積，在有效提高散熱效率的同時(shí)，根據(jù)設(shè)計(jì)需要增強(qiáng)封裝的電磁屏蔽能力，提升芯片成品良率。

長(zhǎng)電科技 XDFOI Chiplet 高密度多維異構(gòu)集成系列工藝已在高性能計(jì)算、人工智能、5G、汽車電子等領(lǐng)域應(yīng)用。