功率MOSFET零電壓軟開關ZVS的基礎認識

高頻高效是開關電源及電力電子系統(tǒng)發(fā)展的趨勢，高頻工作導致功率元件開關損耗增加，因此要使用軟開關技術，保證在高頻工作狀態(tài)下，減小功率元件開關損耗，提高系統(tǒng)效率。

高頻高效是開關電源及電力電子系統(tǒng)發(fā)展的趨勢，高頻工作導致功率元件開關損耗增加，因此要使用軟開關技術，保證在高頻工作狀態(tài)下，減小功率元件開關損耗，提高系統(tǒng)效率。

功率MOSFET開關損耗有2個產生因素：

1）開關過程中，穿越線性區(qū)（放大區(qū)）時，電流和電壓產生交疊，形成開關損耗。其中，米勒電容導致的米勒平臺時間，在開關損耗中占主導作用。

圖1 功率MOSFET開通過程

2）功率MOSFET輸出電容COSS儲存能量在開通過程中放電，產生開關損耗，高壓應用中，這部分損耗在開關損耗中占主導作用。

功率MOSFET零電壓開關ZVS是其最常用的軟開關方式，ZVS包括零電壓的開通、零電壓的關斷，下面介紹這二個過程的實現(xiàn)方式。

1、功率MOSFET零電壓的開通

功率MOSFET要想實現(xiàn)零電壓的開通，也就是其在開通前，D、S的電壓VDS必須為0，然后，柵極加上VGS驅動信號，這樣就可以實現(xiàn)其零電壓的開通。在實際的應用中，通常方法就是利用其內部寄生的反并聯(lián)寄生二極管先導通續(xù)流，將VDS電壓箝位到0，然后，柵極加VGS驅動信號，從而實現(xiàn)其零電壓的開通。

圖2 功率MOSFET體二極管導通

功率MOSFET開通前，COSS電壓VDS為一定值，因此COSS電容儲存了能量。為了將VDS放電到0，而且不損耗能量，就必須用一些外部元件，將COSS電容儲存的這部分能量，抽取并轉移到外部元件中。能夠儲存能量的元件有電容和電感，因此，最直接的方法就是：通過外加電感L和COSS串聯(lián)或并聯(lián)，形成諧振電路（環(huán)節(jié)），LC諧振，COSS放電、VDS諧振下降到0，其儲存能量轉換到電感中。此時，電感電流不能突變，要繼續(xù)維持其電流的方向和大小不變，這樣，功率MOSFET反并聯(lián)寄生二極管導通續(xù)流。

圖3 LC諧振

功率MOSFET反并聯(lián)寄生二極管導通后，VDS電壓約為0，在其后任何時刻開通功率MOSFET，都是零電壓開通。因此，功率MOSFET零電壓開通邏輯順序是：

LC電路諧振-->COSS放電、VDS電壓下降-->VDS電壓下降到0、功率MOSFET體二極管導通箝位-->施加VGS驅動信號，MOSFET導通，電流從功率MOSFET體二極管轉移到其溝道-->電流從負向（S到D）過0后轉為正向（D到S）。

圖4 零電壓開通波形

2、功率MOSFET的零電壓關斷

從字面上來理解，功率MOSFET零電壓關斷，應該就是VDS電壓為0時，去除柵極驅動信號，從而將其關斷。事實上，功率MOSFET處于導通狀態(tài)，VDS電壓就幾乎為0，因此，可以認定：功率MOSFET在關斷瞬間，本身就是一個自然的零電壓關斷的過程。

然而，功率MOSFET關斷過程中，VDS電壓從0開始上升，ID電流從最大值開始下降，在這個過程中，形成VDS和ID電流的交疊區(qū)，產生關斷損耗。為了減小VDS和ID交疊區(qū)的損耗，最直接辦法就是增加VDS上升的時間，也就是在D、S并聯(lián)外加電容，降低VDS上升的斜率，VDS和ID交疊區(qū)的面積減小，從而降低關斷損耗，如圖5所示。VDS2為外部D、S并聯(lián)電容的波形，VDS2上升斜率小，和ID電流的交疊區(qū)的面積也變小。

圖5 不同COSS電容的VDS波形

早期的全橋移相電路、LLC電路以及非對稱半橋電路中，通常在上、下橋臂的功率MOSFET的D、S都會外部并聯(lián)電容，就是這個原因。

功率MOSFET的D、S外部并聯(lián)電容，可以降低其關斷過程中VDS和ID交疊產生的關斷損耗，但是，額外的外部電容，需要的更大變壓器或電感電流，來抽取這些電容儲存能量。這樣，在變壓器或電感繞組和諧振回路中，產生更大直流環(huán)流，回路導通電阻就會產生更大的直流導通損耗；此外，外部并聯(lián)電容還會影響死區(qū)時間的大小，所以，要在二者之間做折衷和優(yōu)化處理。

從上面分析可以得知：功率MOSFET的ZVS零電壓軟開關工作，重點在于要如何實現(xiàn)其零電壓的開通，而不是零電壓的關斷。