基于FPGA的8K分屏器設(shè)計(jì)

作者：付玉紅(康佳集團(tuán)股份有限公司,深圳 518000) 時(shí)間：2023-07-28 來(lái)源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

編者按：設(shè)計(jì)了一款8k分屏器，主控采用FPGA芯片，支持一路HDMI2.1、8k、60 Hz信號(hào)輸入；支持4路HDMI2.0、4k、60 Hz信號(hào)輸出；分屏器支持將輸入的8k信號(hào)進(jìn)行“田”字型切片處理，輸出4路4k信號(hào)，這4路4K信號(hào)的畫(huà)面拼接起來(lái)就是1幅完整的8k畫(huà)面。

目前主流的LED 主控最大只能支持4k、60 Hz 信號(hào)輸入，但是目前8k LED 大屏技術(shù)已經(jīng)成熟，且已經(jīng)慢慢進(jìn)入商用。如圖1 所示，8k LED 大屏的主控一般由4臺(tái)4k主控拼接而成，但是前端8K 信號(hào)源目前已普遍采用HDMI2.1接口單線(xiàn)傳輸8K 信號(hào)，為了滿(mǎn)足8kLED大屏顯示系統(tǒng)需要，8K 分屏器應(yīng)運(yùn)而生。8k 分屏器可以將8k信號(hào)按“田”字型分割成4 路4k 信號(hào)輸出，正好可以分別對(duì)接4臺(tái)4k主控，從而實(shí)現(xiàn)8k LED 大屏顯示。此分屏器可廣泛應(yīng)用于各種8k 大屏顯示系統(tǒng)。

本文引用地址：http://m.butianyuan.cn/article/202307/449094.htm

本文設(shè)計(jì)的8k 分屏器采用FPGA 純硬件邏輯實(shí)現(xiàn)，用戶(hù)操作十分簡(jiǎn)單，接上電源和5根HDMI 線(xiàn)之后上電即可使用，無(wú)需遙控或按鍵操作。

圖1 8K LED大屏系統(tǒng)框圖

1 硬件設(shè)計(jì)

8k分屏器主芯片為FPGA芯片，芯片自帶速率高達(dá)12.5 Gbit/s 的通用高速收發(fā)器，擁有DDR4 PHY 和DDR4硬核控制器，DDR4最大傳輸速率2 400 Mbit/s。硬件層面，如圖2 所示，HDMI2.1 輸入接口的高速信號(hào)接到FPGA高速收發(fā)器的接收通道，4 路HDMI2.0 輸出接口的高速信號(hào)接到FPGA 高速收發(fā)器的發(fā)送通道，HDMI2.1 TX 和HDMI2.0 RX 的接口協(xié)議由FPGA 內(nèi)部可編程邏輯實(shí)現(xiàn)。電路板上有64 bit DDR4 芯片（速率2 400 Mbit/s），用于緩存和切割接收的8K 視頻信號(hào)。板上還提供用于HDMI接口IP 的100 MHz和148.5 MHz固定晶振，以及一個(gè)JTAG 接口用于FPGA 配置文件下載和調(diào)試。

圖2 電路硬件框圖

2 FPGA邏輯設(shè)計(jì)

FPGA 設(shè)計(jì)框圖如圖3 所示，HDMI2.1、8k 視頻信號(hào)進(jìn)入FPGA 芯片之后，首先經(jīng)過(guò)高速收發(fā)器的接收通道將高速串行信號(hào)轉(zhuǎn)換成低速并行信號(hào)，然后經(jīng)過(guò)HDMI2.1 RX IP 處理后輸出接收的視頻信號(hào)，視頻信號(hào)隨后進(jìn)入8k 視頻切片處理模塊，經(jīng)過(guò)此模塊處理后輸出4 路4k 信號(hào)，輸出的4 路4k 信號(hào)分別進(jìn)入4 個(gè)HDMI2.0 TX IP，TX IP 將數(shù)據(jù)按HDMI2.0 標(biāo)準(zhǔn)打包后輸出到高速收發(fā)器的發(fā)送通道，此發(fā)送通道將低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)輸出，輸出的信號(hào)直接接到HDMI2.0 輸出接口。