導(dǎo)航計(jì)算機(jī)系統(tǒng)中CPLD配置軟件串口更新研究

摘要：針對嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)中CPLD器件軟件更新需求，提出了通過串行方式基于DSP的CPLD軟件更新方案，通過DSP的I／O口模擬CPLD的JTAG時(shí)序邏輯，將由串口接收到的CPLD配置信息文件，移入到其內(nèi)部邏輯中，從而實(shí)現(xiàn)軟件更新。分析研究了實(shí)現(xiàn)該方案需解決的硬件和軟件中的關(guān)鍵問題，設(shè)計(jì)實(shí)現(xiàn)了提出的CPLD器件軟件更新方案，并在實(shí)際的導(dǎo)航計(jì)算機(jī)系統(tǒng)中進(jìn)行了驗(yàn)證和應(yīng)用。
關(guān)鍵詞：JTAG；CPLD；DSP；UART；導(dǎo)航計(jì)算機(jī)

0 引言
在現(xiàn)代導(dǎo)航計(jì)算機(jī)系統(tǒng)朝著微型化發(fā)展的過程中，采用高性能數(shù)字信號(hào)處理器和可編程邏輯器件方案實(shí)現(xiàn)的導(dǎo)航計(jì)算機(jī)系統(tǒng)有著很高的性能優(yōu)勢。在本課題組研制的基于浮點(diǎn)型DSP和復(fù)雜可編程邏輯器件(CPLD)結(jié)構(gòu)的嵌入式微型導(dǎo)航計(jì)算機(jī)系統(tǒng)中，DSP負(fù)責(zé)導(dǎo)航解算任務(wù)，CPLD用來輔助DSP對外圍通信接口芯片進(jìn)行控制，以減少DSP的控制任務(wù)，使其更專注于導(dǎo)航任務(wù)的解算。采用CPLD可以提高導(dǎo)航計(jì)算機(jī)控制和配置的靈活性，便于系統(tǒng)的升級和更新，使接口配置更靈活，適合于不同的傳感器和便于應(yīng)用于采用多傳感器信息融合的組合導(dǎo)航系統(tǒng)中，充分發(fā)揮DSP的計(jì)算能力，提高導(dǎo)航性能。此嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)中CPLD采用的是Xilinx公司的XC95144，該器件支持在系統(tǒng)編程(In System Programming)和擴(kuò)展的IEEEStd 1149．1 JTAG邊界掃描測試規(guī)范。JTAG標(biāo)準(zhǔn)作為一個(gè)測試規(guī)范，已被多數(shù)可編程邏輯器件采用。對于該芯片的一般編程方法是，通過Xilinx公司提供的下載線纜將PC機(jī)并口轉(zhuǎn)接至其JTAG端口，使用PC機(jī)下載軟件實(shí)現(xiàn)對其軟件更新。由于JTAG口的信號(hào)特點(diǎn)，下載線纜不能太長，否則會(huì)導(dǎo)致信號(hào)失真；此外，在系統(tǒng)投入使用后，如果需要對軟件進(jìn)行更新升級，采用這種線纜方式必須將系統(tǒng)的外殼打開，不便于系統(tǒng)的維護(hù)更新。本文通過對JTAG接口特性的研究，提出了一種采用UART串行通信進(jìn)行軟件更新的方案，對基于DSP接口控制的CPLD器件實(shí)現(xiàn)了軟件更新，使采用JTAG口進(jìn)行編程的PLD器件可以實(shí)現(xiàn)遠(yuǎn)端更新和升級。

1 JTAG接口原理
JTAG是IEEE的聯(lián)合測試行動(dòng)小組(Joint TestAction Group)提出的測試標(biāo)準(zhǔn)，此標(biāo)準(zhǔn)最初是用來解決因芯片集成度和板級器件密度越來越高帶來的測試問題?，F(xiàn)在這一標(biāo)準(zhǔn)已被大多數(shù)器件廠商采用并設(shè)計(jì)到芯片電路中，用以支持其器件在系統(tǒng)調(diào)試或編程功能。對于本文所用的CPLD器件，其JTAG接口的結(jié)構(gòu)如圖1所示。