硬件工程師必知的幾十個電路設(shè)計問答

一、下面是一些基本的數(shù)字電路知識問題

(1) 什么是 Setup 和 Hold 時間？

答：Setup/Hold Time 用于測試芯片對輸入信號和時鐘信號之間的時間要求。 建立時間(Setup Time)是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)能夠保持穩(wěn) 定不變的時間。輸入數(shù)據(jù)信號應(yīng)提前時鐘上升沿(如上升沿有效)T 時間到達(dá)芯片， 這個 T 就是建立時間通常所說的 Setup Time。如不滿足 Setup Time，這個數(shù)據(jù)就 不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿到來時，數(shù)據(jù)才能被打入 觸發(fā)器。 保持時間(Hold Time)是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)保 持穩(wěn)定不變的時間。如果 Hold Time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

(2) 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？

答：在組合邏輯電路中，由于門電路的輸入信號經(jīng)過的通路不盡相同，所產(chǎn)生的延時也就會不同，從而導(dǎo)致到達(dá)該門的時間不一致，我們把這種現(xiàn)象叫做競 爭。由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險。如果布爾 式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消 去項，二是在芯片外部加電容。

(3) 請畫出用 D 觸發(fā)器實現(xiàn) 2 倍分頻的邏輯電路？

答：把 D 觸發(fā)器的輸出端加非門接到 D 端即可，如下圖所示：

(4) 什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？

答：線與邏輯是兩個或多個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用 OC 門來實現(xiàn)(漏極或者集電極開路)，為了防止因灌電流過大而燒壞 OC 門， 應(yīng)在 OC 門輸出端接一上拉電阻(線或則是下拉電阻)。

(5) 什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？

答：同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。電路設(shè)計可分類為同步電路設(shè)計和異步電路設(shè)計。同步電路利用時鐘脈沖使 其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的 “開始”和“完成”信號使之同步。異步電路具有下列優(yōu)點：無時鐘歪斜問題、 低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性。

(6) 請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、鎖存器/緩沖器)。

答：典型輸入設(shè)備與微機(jī)接口的邏輯示意圖如下：

(7) 你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？

答：常用的電平標(biāo)準(zhǔn)，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。

一般說來，CMOS 電平比 TTL 電平有著更高的噪聲容限。如果不考慮速度 和性能，一般 TTL 與 CMOS 器件可以互換。但是需要注意有時候負(fù)載效應(yīng)可能 引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負(fù)載才能 正常工作。

二、 可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要

(1) 你所知道的可編程邏輯器件有哪些？

答：ROM(只讀存儲器)、PLA(可編程邏輯陣列)、FPLA(現(xiàn)場可編程邏輯陣列)、PAL(可編程陣列邏輯)、GAL(通用陣列邏輯)，EPLD(可擦除的可編程邏輯器件)、 FPGA(現(xiàn)場可編程門陣列)、CPLD(復(fù)雜可編程邏輯器件)等 ，其中 ROM、FPLA、 PAL、GAL、EPLD 是出現(xiàn)較早的可編程邏輯器件，而 FPGA 和 CPLD 是當(dāng)今最 流行的兩類可編程邏輯器件。FPGA 是基于查找表結(jié)構(gòu)的，而 CPLD 是基于乘積 項結(jié)構(gòu)的。

(2) 設(shè)想你將設(shè)計完成一個電子電路方案，請簡述用 EDA 軟件(如 PROTEL)進(jìn)行 設(shè)計(包括原理圖和 PCB 圖)到調(diào)試出樣機(jī)的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問 題？

答：完成一個電子電路設(shè)計方案的整個過程大致可分為以下幾個步驟：(1) 原理圖設(shè)計；(2) PCB設(shè)計；(3) 投板；(4) 元器件焊接；(5) 模塊化調(diào)試；(6) 整機(jī)調(diào)試。各環(huán)節(jié)注意問題如下：

(1) 原理圖設(shè)計階段

● 注意適當(dāng)加入旁路電容與去耦電容；

●注意適當(dāng)加入測試點和 0 歐電阻以方便調(diào)試時測試用；

●注意適當(dāng)加入 0 歐電阻、電感和磁珠以實現(xiàn)抗干擾和阻抗匹配；

(2) PCB 設(shè)計階段

● 自己設(shè)計的元器件封裝要特別注意以防止板打出來后元器件無法焊接；

● FM 部分走線要盡量短而粗，電源和地線也要盡可能粗；

● 旁路電容、晶振要盡量靠近芯片對應(yīng)管腳；

● 注意美觀與使用方便；

(3) 投板

● 說明自己需要的工藝以及對制板的要求；

(4) 元器件焊接

● 防止出現(xiàn)芯片焊錯位置，管腳不對應(yīng)；

● 防止出現(xiàn)虛焊、漏焊、搭焊等；

(5) 模塊化調(diào)試

● 先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其它模塊；

● 上電時動作要迅速，發(fā)現(xiàn)不會出現(xiàn)短路時在徹底接通電源；

● 調(diào)試一個模塊時適當(dāng)隔離其它模塊；

● 各模塊的技術(shù)指標(biāo)一定要大于客戶的要求；

(6) 整機(jī)調(diào)試

● 由于整機(jī)調(diào)試時仍然會出現(xiàn)很多問題，而且這些問題往往更難解決，如提高靈敏度等，這時一定不要手忙腳亂，要多向高手請教！

三、其它電路設(shè)計問答

1、放大電路中頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法?/p>

答：放大電路中頻率補(bǔ)償?shù)哪康挠卸阂皇歉纳品糯箅娐返母哳l特性，而是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象，使放大器能夠穩(wěn)定工作。在放大電路中，由于晶體管結(jié)電容的存在常常會使放大電路頻率響應(yīng)的高頻段不理想， 為了解決這一問題，常用的方法就是在電路中引入負(fù)反饋。然后，負(fù)反饋的引入又引入了新的問題，那就是負(fù)反饋電路會出現(xiàn)自激振蕩現(xiàn)象，所以為了使放大電 路能夠正常穩(wěn)定工作，必須對放大電路進(jìn)行頻率補(bǔ)償。

頻率補(bǔ)償?shù)姆椒梢苑譃槌把a(bǔ)償和滯后補(bǔ)償，主要是通過接入一些阻容元 件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相 環(huán)。

2、什么是頻率響應(yīng)，怎么才算是穩(wěn)定的頻率響應(yīng)，簡述改變頻率響應(yīng)曲線的幾 個方法。

答：這里僅對放大電路的頻率響應(yīng)進(jìn)行說明。 在放大電路中，由于電抗元件(如電容、電感線圈等)及晶體管極間電容的存

在，當(dāng)輸入信號的頻率過低或過高時，放大電路的放大倍數(shù)的數(shù)值均會降低，而 且還將產(chǎn)生相位超前或之后現(xiàn)象。也就是說，放大電路的放大倍數(shù)(或者稱為增 益)和輸入信號頻率是一種函數(shù)關(guān)系，我們就把這種函數(shù)關(guān)系成為放大電路的頻 率響應(yīng)或頻率特性。

放大電路的頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來描述，如果一個 放大電路的幅頻特性曲線是一條平行于 x 軸的直線(或在關(guān)心的頻率范圍內(nèi)平行 于 x 軸)，而相頻特性曲線是一條通過原點的直線(或在關(guān)心的頻率范圍是條通過 原點的直線)，那么該頻率響應(yīng)就是穩(wěn)定的。

改變頻率響應(yīng)的方法主要有：(1) 改變放大電路的元器件參數(shù)；(2) 引入新的 元器件來改善現(xiàn)有放大電路的頻率響應(yīng)；(3) 在原有放大電路上串聯(lián)新的放大電 路構(gòu)成多級放大電路。

3、給出一個差分運放，如何進(jìn)行相位補(bǔ)償，并畫補(bǔ)償后的波特圖。

答：隨著工作頻率的升高，放大器會產(chǎn)生附加相移，可能使負(fù)反饋變成正反饋而引起自激。進(jìn)行相位補(bǔ)償可以消除高頻自激。相位補(bǔ)償?shù)脑硎牵涸诰哂懈?放大倍數(shù)的中間級，利用一小電容 C（幾十～幾百微微法）構(gòu)成電壓并聯(lián)負(fù)反饋 電路?？梢允褂秒娙菪ＵC 校正分別對相頻特性和幅頻特性進(jìn)行修改。

波特圖就是在畫放大電路的頻率特性曲線時使用對數(shù)坐標(biāo)。波特圖由對數(shù)幅頻特性和對數(shù)相頻特性兩部分組成，它們的橫軸采用對數(shù)刻度 lg f ，幅頻特性的縱軸采用 lg Au 表示，單位為 dB；相頻特性的縱軸仍用j 表示。下圖給出了高通 和低通電路的波特圖：

4、基本放大電路的種類及優(yōu)缺點，廣泛采用差分結(jié)構(gòu)的原因。

答：基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共基極放大電路和共集電極放大電路，簡稱共基、共射、共集放大電路。 共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄。常做為低頻電壓放大電路的單元電路。 共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路。常用于寬頻帶 放大電路。

共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸 出電阻最小的電路，并具有電壓跟隨的特點。常用于電壓放大電路的輸入級和輸 出級，在功率放大電路中也常采用射極輸出的形式。

廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)可以抑制溫度漂移現(xiàn)象。

5、給出一差分電路，已知其輸出電壓 Y+和 Y-，求共模分量和差模分量。

答：設(shè)共模分量是 Yc，差模分量是 Yd，則可知其輸出為

可知

6、畫出一個晶體管級的運放電路。

答：下圖(a)給出了單極性集成運放 C14573 的電路原理圖，圖(b)為其放大電 路部分：

左圖(a) C14573 電路原理圖 圖(b) C14573 的放大電路部分

右圖(a)中 T1、T2 和 T7 管構(gòu)成多路電流源，為放大電路提供靜態(tài)偏置電流， 把偏置電路簡化后，就可得到圖(b)所示的放大電路部分。

第一級是以 P 溝道管 T3 和 T4 為放大管、以 N 溝道管 T5 和 T6 管構(gòu)成的電 流源為有源負(fù)載，采用共源形式的雙端輸入、單端輸出差分放大電路。由于第二 級電路從 T8 的柵極輸入，其輸入電阻非常大，所以使第一級具有很強(qiáng)的電壓放 大能力。

第二級是共源放大電路，以 N 溝道管 T8 為放大管，漏極帶有源負(fù)載，因此 也具有很強(qiáng)的電壓放大能力。但其輸出電阻很大，因而帶負(fù)載能力較差。

電容 C 起相位補(bǔ)償作用。

7、電阻 R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C 上電壓和 R 上電壓，求這兩種電路輸出電壓的頻譜，判斷這兩種電路何為高通 濾波器，何為低通濾波器。當(dāng) RC<<T 時，給出輸入電壓波形圖，繪制兩種電路 的輸出波形圖。

答：當(dāng)輸出電壓為 C 上電壓時，電路的頻率響應(yīng)為：

記輸入電壓頻譜為 Pi (w) ，則輸出電壓的頻譜為

當(dāng)輸出電壓為 C 上電時，電路的頻率響應(yīng)為：

記輸入電壓頻譜為 Pi (w) ，則輸出電壓的頻譜為

從電路的頻率響應(yīng)不難看出輸出電壓加在 C 上的為低通濾波器，輸出電壓加 在 R 上的為高通濾波器。

RC<<T 說明信號的頻率遠(yuǎn)遠(yuǎn)小于濾波器的中心頻率，所以對于第二個電路基 本上無輸出，第一個電路的輸出波形與輸入波形基本相同。

8、選擇電阻時要考慮什么？

答：主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。