內(nèi)存應用發(fā)展的關鍵指針:容量、速度、可靠度

電子裝置系統(tǒng)中，除了邏輯操作數(shù)件與感測組件（包括各類電源控制與I/O收發(fā)控制）外，內(nèi)存組件也是其中不可或缺的關鍵零組件。根據(jù)不同的應用需求，所需要的記憶體型式類別也會有所差別，所以內(nèi)存的發(fā)展也是五花八門，各種讀取技術、材料規(guī)格、揮發(fā)性、非揮發(fā)性，乃至于同質(zhì)、異質(zhì)的嵌入整合或系統(tǒng)封裝都不斷地推陳出新。
然而內(nèi)存發(fā)展軌跡也可以說只是隨著越來越龐大的運算與感測功能而亦步亦趨，所以其應用發(fā)展的關鍵指針就會以容量、速度為重點來觀察。由于配合系統(tǒng)發(fā)展，當容量與速度越來越大、越來越快，此時各種數(shù)據(jù)交錯復雜、訊號強弱不一，且環(huán)境干擾頻繁，因此內(nèi)存的可靠度也是未來發(fā)展的關鍵指標。


無止盡的容量擴充需求
內(nèi)存芯片的容量隨著制造技術的進步而持續(xù)增加，其中以DRAM的單顆芯片容量發(fā)展速度最快，近年來平均每年翻倍。NAND Flash的單顆芯片容量發(fā)展速度也很快，但略低于DRAM。SRAM和HBM的單顆芯片容量發(fā)展速度相對較慢。
DRAM的單顆芯片容量不斷提升，主要得益于制程技術的進步。制程技術的進步使得芯片上的晶體管尺寸更小，從而可以容納更多的晶體管。
NAND Flash的單顆芯片容量不斷提升，主要得益于3D NAND技術的應用。3D NAND技術將NAND Flash的儲存單元堆棧在多層中，從而提高了空間利用率。
SRAM和HBM的單顆芯片容量發(fā)展速度相對較慢，主要原因是其對性能和功耗的要求更高。SRAM需要保證高速的訪問速度，HBM需要保證高帶寬和低功耗。因此，SRAM和HBM的制程技術需要更加成熟，成本也更高。
在未來，隨著制程技術的不斷進步，各類內(nèi)存的單顆芯片容量將繼續(xù)提升。預計到2030年，DRAM的單顆芯片容量將達到128GB，NAND Flash的單顆芯片容量將達到32Tb，SRAM的單顆芯片容量將達到1Gb，HBM的單顆芯片容量將達到128GB。
內(nèi)存單顆芯片容量的提升，將帶來以下好處：
1.降低內(nèi)存成本：單顆芯片容量越大，生產(chǎn)內(nèi)存的成本就越低，從而降低內(nèi)存的價格。
2.提高電子設備的性能：更大的內(nèi)存容量可以使電子設備執(zhí)行更復雜的任務，并存儲更多數(shù)據(jù)。
3.促進新應用和服務的發(fā)展：更大的內(nèi)存容量將使開發(fā)人員能夠開發(fā)新的應用和服務，例如大數(shù)據(jù)分析、人工智能等。
總體而言，內(nèi)存單顆芯片容量的提升是未來內(nèi)存發(fā)展的重要趨勢，將對電子設備和應用產(chǎn)生深遠的影響。


 
圖一 : 主要內(nèi)存類型在容量和速度速度方面的表現(xiàn)。

配合指令周期的高頻內(nèi)存需求
目前DDR5的頻率可達6400 MT/s比DDR4高出約50%，主要得益于其采用了新的傳輸協(xié)議。DDR5的傳輸協(xié)議可以同時傳輸兩個資料字節(jié)，從而提高了傳輸速率。DDR6和DDR7的標準尚未正式發(fā)布，但根據(jù)預測，DDR6的單顆芯片速度將比DDR5高出約50%，達到8000 MT/s至12000 MT/s。DDR7的單顆芯片速度將比DDR6高出約50%，達到12000 MT/s至18000 MT/s。
在HBM方面，HBM2e的單顆芯片速度比HBM2高出約25%，主要得益于其工作頻率更高。HBM2e的工作頻率為1250 MHz，而HBM2的工作頻率為1000 MHz。
在未來，隨著制程技術和傳輸協(xié)議的不斷發(fā)展，各類內(nèi)存的單顆芯片速度將繼續(xù)提升。而內(nèi)存單顆芯片速度的提升，將帶來以下好處：
1.提高電子設備的性能：更高的內(nèi)存速度可以使電子設備執(zhí)行更復雜的任務，并處理更大的數(shù)據(jù)量。
2.降低功耗：更高的內(nèi)存速度可以使內(nèi)存控制器工作在更低的電壓下，從而降低功耗。
3.促進新應用和服務的發(fā)展：更高的內(nèi)存速度將使開發(fā)人員能夠開發(fā)新的應用和服務，例如高性能計算、人工智能等。
總體而言，內(nèi)存單顆芯片速度的提升是未來內(nèi)存發(fā)展的重要趨勢，將對電子設備和應用產(chǎn)生深遠的影響。


萬無一失的可靠度需求
可靠度是評估計算機內(nèi)存的一個關鍵指針，特別是在數(shù)據(jù)中心、企業(yè)級服務器和關鍵任務應用中。內(nèi)存的可靠度影響到整個系統(tǒng)的穩(wěn)定性和數(shù)據(jù)的安全性。以下是幾個主要的可靠度相關方面：
1.錯誤更正代碼（ECC）
ECC內(nèi)存：專為檢測和修正常見的數(shù)據(jù)腐敗問題設計。這對于保證數(shù)據(jù)完整性尤其重要，避免了數(shù)據(jù)損壞和系統(tǒng)崩潰的風險。
2.耐用性和壽命
耐用性：尤其是在非揮發(fā)性內(nèi)存（如SSD）中，內(nèi)存單元可以承受的寫入次數(shù)有限，因此提高耐用性是內(nèi)存技術創(chuàng)新的重點。
壽命：隨著時間的推移，內(nèi)存組件會因為物理疲勞和其他因素而老化。技術創(chuàng)新旨在延長內(nèi)存的使用壽命。
3.數(shù)據(jù)保護和安全
數(shù)據(jù)保護：防止數(shù)據(jù)丟失和故障的技術（如RAID技術）是評估內(nèi)存可靠性的一個重要方面。

安全：內(nèi)存技術的發(fā)展同樣集中于增強數(shù)據(jù)安全性，如加密技術的整合，以防止數(shù)據(jù)被未授權訪問。
4.環(huán)境適應性
溫度和環(huán)境影響：內(nèi)存在不同的溫度和環(huán)境條件下的性能表現(xiàn)也是其可靠性的重要指標。對于特定應用，如航天或軍事用途，內(nèi)存必須能在極端條件下可靠運作。
這些可靠性特點對于確保系統(tǒng)的整體健康和防止數(shù)據(jù)損失至關重要，并對選擇適用于特定應用的內(nèi)存產(chǎn)品提供了重要的參考。


系統(tǒng)級內(nèi)存整合方案
為了使內(nèi)存應用達到更高的性能（低延遲、容量堆棧）、更低的功耗和更小的物理空間需求，系統(tǒng)級整合技術也是一種主要的解決方案。簡單而言，系統(tǒng)級內(nèi)存整合可分成直接將晶粒堆棧在系統(tǒng)單芯片（SoC）中，或利用封裝技術堆棧芯片與連接基板（SiP），或者結合以上兩種的CoWoS（3D IC）封裝技術。
不同的內(nèi)存整合在一個芯片上，需要有一個設計平臺，例如鈺創(chuàng)科技開發(fā)的異質(zhì)整合平臺MemorAiLink，提供多樣化的內(nèi)存選擇和完整的內(nèi)存接口 IP 服務。該平臺旨在優(yōu)化系統(tǒng)單芯片（SoC）的整體效能和成本，并縮短產(chǎn)品上市時間。
所以，系統(tǒng)級的內(nèi)存整合種類也有非常多元的發(fā)展，主要還是看應用上的需求，在服務器、AI PC或各類邊緣運算上的內(nèi)存整合都可能采用不同的創(chuàng)新模式，來滿足其設計理念。在此就以目前最受矚目的CoWoS來說明其技術應用：


 
圖二 : TSMC的一型CoWoS-R先進封裝制程示意圖 (Source:TSMC官網(wǎng))
CoWoS（Chip-on-Wafer-on-Substrate）是一種先進的封裝技術，具有以下優(yōu)勢：縮短線路長度：CoWoS技術可以將多個芯片堆棧在一起，縮短芯片之間的線路長度，從而提高傳輸速度和降低功耗。提高散熱效率：CoWoS技術可以利用硅中介層（Interposer）將芯片與基板隔開，從而提高散熱效率。提高設計靈活性：CoWoS技術可以將不同類型的芯片整合在一起，例如CPU、GPU、內(nèi)存等，提高系統(tǒng)的整合度和靈活性。因此，CoWoS技術非常適合用于內(nèi)存的整合。
目前，CoWoS技術主要應用于高性能計算（HPC）、人工智能（AI）等領域。但在未來，隨著CoWoS技術的成本下降和成熟度提高，有望在更廣泛的領域得到應用，包括消費類電子產(chǎn)品、物聯(lián)網(wǎng)（IoT）等?？傮w而言，CoWoS技術有望成為未來內(nèi)存整合的主要技術之一。隨著CoWoS技術的不斷發(fā)展，內(nèi)存將更加高效、可靠、低功耗，并在更廣泛的領域得到應用。

結語
內(nèi)存的種類繁多，為了特定系統(tǒng)的實踐應用，不外乎容量、速度與可靠度三項指標，這三項指標理想上必須做到互相平衡的狀態(tài)，也就會是系統(tǒng)運作上的最佳內(nèi)存解決方案。至于低功耗與低延遲的要求，這是基本的環(huán)保與質(zhì)量概念，當然是做到相對越低越好。以上種種指標，促成了揮發(fā)性或非揮發(fā)性內(nèi)存不斷創(chuàng)新且多元發(fā)展，也暗示了很難有單一種類內(nèi)存來通吃市場的可能性。