晶圓代工：先進制程大戰(zhàn)一觸即發(fā)！

AI時代，高性能芯片重要性日益凸顯，推動先進制程芯片成為晶圓代工行業(yè)競爭的“關鍵武器”；與此同時，消費電子市場盡管需求尚未恢復，但在旗艦手機不斷迭代助攻之下，先進制程芯片同樣在手機市場贏得發(fā)展空間。臺積電、三星、Rapidus最新動態(tài)顯示，3nm芯片商用進程不斷推進，2nm芯片量產(chǎn)在即，大戰(zhàn)一觸即發(fā)。

1
三星3nm良率改善，有望應用于下一代折疊手機

韓媒近日報道，三星第2代3nm GAA（Gate-All-Around）工藝進入穩(wěn)定階段，工藝良率已改善，受益于此，三星采用3nm工藝的Exynos 2500處理器商用進程有望順利開展。

圖片來源：三星

此前媒體報道，由于3nm良率不及預期，三星即將發(fā)布的Galaxy S25系列首批手機將不會搭載Exynos 2500，而會選用由臺積電3nm制程生產(chǎn)的高通Snapdragon 8 Gen 4處理器。

隨著三星3nm芯片良率提升，三星可能會在明年發(fā)布Galaxy Z Flip FE、Galaxy Z Flip7等下一代折疊屏手機上，使用Exynos 2500處理器。

除了3nm之外，三星亦在積極推動2nm芯片發(fā)展。按照三星技術路線規(guī)劃，該公司將自2025年起首先于移動終端量產(chǎn)2nm制程芯片，隨后在2026年將其用于高性能計算（HPC）產(chǎn)品，并于2027年擴至車用芯片。

另據(jù)業(yè)界透露，三星正在開發(fā)下一代Exynos芯片，代號為 "Ulysses"，計劃用于 Galaxy S27。這款芯片將采用第二代 2nm工藝 ( SF2P ) ，旨在提升性能和效率，以恢復三星在移動端市場的競爭力。

2
臺積電沖刺2nm，有關鍵秘密武器？

臺積電同樣將于2025年量產(chǎn)2nm芯片，隨著時間臨近，這家晶圓代工大廠開始發(fā)起沖刺。

媒體最新報道，臺積電已經(jīng)對2nm節(jié)點制程進行試產(chǎn)，良率超過了60%。不僅如此，業(yè)界預計臺積電可能會以更快的速度，將良率提升到70%以上，為2nm節(jié)點制程技術量產(chǎn)留下更加充裕的調(diào)適時間。

按照臺積電的計劃，2nm節(jié)點制程技術將于2025年進入大規(guī)模生產(chǎn)階段，而且有著高于3nm節(jié)點制程的市場需求。不過，2nm面臨更高成本，此前業(yè)界評估，每片2nm節(jié)點制程技術的晶圓定價預計將超過3萬美元。另據(jù)報道，2026年iPhone 18 Pro的A20 Pro處理器將首度采用臺積電2nm制程生產(chǎn)，芯片價格將因此上揚，漲幅高達70%。隨著成本高漲，iPhone 18 Pro手機報價可能調(diào)漲。

這一背景下，如何克服成本難題，以推動2nm芯片盡快量產(chǎn)商用成為晶圓代工廠商一大考驗。

對此，報道指出，臺積電將在2nm芯片生產(chǎn)中提供一種名為CyberShuttle的服務，允許客戶在同一片晶圓中進行測試與評估芯片。CyberShuttle也可以被稱做是晶圓共用服務，一方面節(jié)省客戶大量的設計和光罩生產(chǎn)成本，另一方面加快了測試生產(chǎn)的速度。

目前尚不清楚臺積電具體的措施，以及成本降低的幅度。不過，考慮到市場對于2nm的需求，以及高昂的生產(chǎn)成本，這些節(jié)約成本的措施是有必要的。

3
Rapidus明年4月試產(chǎn)2nm，已與兩家EDA大廠達成合作

晶圓代工“新貴”Rapidus公司的2nm進展也在有序推進中，近期Rapidus會長東哲郎對外表示，在2025年3月底，Rapidus將完成試產(chǎn)2nm芯片所需的全部設備設置工作，4月起啟動試產(chǎn)產(chǎn)線，實際生產(chǎn)2nm芯片。

資料顯示，Rapidus成立于2022年8月，由豐田、Sony、NTT、NEC、軟銀、Denso、鎧俠、三菱UFJ等8家日企共同出資設立。2nm芯片生產(chǎn)中，Rapidus與IBM簽訂了合作協(xié)議，開發(fā)基于IBM 2nm制程技術。

近期，IBM和Rapidus于IEEE IEDM 2024國際電子元件會議期間，展示了合作的多閾值電壓GAA晶體管成果，有望用于Rapidus的2nm量產(chǎn)。

圖片來源：IBM

先進制程升級至2納米節(jié)點后，晶體管結構由使用多年的FinFET鰭式場效應晶體管，轉(zhuǎn)成GAAFET全環(huán)繞柵極場效應晶體管， 如何達多閾值電壓（Multi Vt），讓芯片以較低電壓執(zhí)行復雜計算是個挑戰(zhàn)。

IBM強調(diào)，2nm制程N型和P型半導體通道，距離相當狹窄，需精確曝光達到多閾值電壓，也不影響半導體性能。IBM攜手Rapidus導入兩種選擇性減少層（SLR）芯片構建，成功達成目標。IBM研究院高級技術人員Bao Ruqiang表示，與FinFET相較，Nanosheet納米片結構非常不同，且更復雜。新技術比以前方法更簡單。相信將使合作伙伴Rapidus更容易可靠量產(chǎn)2納米芯片。

此外，在上游EDA環(huán)節(jié)，Rapidus還得到了來自EDA大廠的助力。近期Rapidus宣布已經(jīng)與Synopsys和Cadence簽署2nm合作協(xié)議，其中，Rapidus與Cadence的合作，將支持Rapidus采用背面供電網(wǎng)絡 （BSPDN）技術的2nm GAA工藝，為客戶提供設計解決方案和IP組合；Rapidus與Synopsys在EDA流程、IP和專家方法服務方面的廣泛合作，有望使設計人員能夠為Rapidus 2nm GAA 工藝實現(xiàn)最佳結果質(zhì)量和高制造良率。