為存儲器測試開發(fā)低成本的解決方案
加入技術(shù)交流群
存儲器的功能測試由數(shù)字測試設(shè)備執(zhí)行的一系列讀寫操作構(gòu)成。每次執(zhí)行讀操作之后，測試系統(tǒng)將讀取的數(shù)據(jù)與期望值做比較。測試數(shù)據(jù)線不需要重復(fù)通過存儲器中的每個地址。例如，一個4位存儲器只需要4次寫和讀操作，以完全驗證數(shù)據(jù)線并核查粘著性(stuck-at)故障。通過選擇單一地址，初始化時存儲器各位均置為“0”，采用“進(jìn)位置1”模式寫入數(shù)據(jù)，工程師就可以高效地測試數(shù)據(jù)線。圖2所示為4位存儲器件的“進(jìn)位置1”模式。測試的第一步是把“1000”寫入期望的位置，然后，對該地址進(jìn)行初始化讀操作。如果存儲器返回的數(shù)據(jù)與所寫入的數(shù)據(jù)相匹配，那么就表明該數(shù)據(jù)線功能正確。采用不同的測試模式，工程師可通過類似步驟驗證地址線和每一個存儲位。 本文引用地址：http://m.butianyuan.cn/article/202576.htm
盡管一些數(shù)字儀器可以執(zhí)行這種簡單的測試，但要測試更復(fù)雜的存儲器件則需要成百上千的讀寫操作。如果用軟件執(zhí)行比較讀入數(shù)據(jù)與每次讀操作后的期望響應(yīng)，那么測試時間可能會成指數(shù)級增長。
為了將使空閑時間減到最小，先進(jìn)的測試設(shè)備支持基于每個周期和每個通道的雙向通信。先進(jìn)的測試儀器可以在一個時鐘周期內(nèi)從存儲器讀取并比較數(shù)據(jù)，而無需讓存儲器件停下來重新配置，或把數(shù)據(jù)傳輸?shù)絇C上進(jìn)行比較。隨著基于FPGA的儀器的應(yīng)用增多，除了0和1之外，新型和現(xiàn)有硬件還支持邏輯狀態(tài)的測量。為了驗證來自存儲器的數(shù)據(jù)，測試向量利用特定的狀態(tài)來定義何時數(shù)字儀器應(yīng)該主動接收數(shù)據(jù)以及期望響應(yīng)值是什么。例如，國家儀器公司的PXI- 6552數(shù)字波形發(fā)生器/分析儀利用能支持6個不同通道狀態(tài)的FPGA，根據(jù)測試向量中的數(shù)據(jù)重新配置儀器的行為。
圖2. “進(jìn)位置1”模式。
評論