先進(jìn)3D芯片堆疊的精細(xì)節(jié)距微凸點(diǎn)互連

　　除了Cu/Sn微凸點(diǎn)(μbump)互連外，實(shí)現(xiàn)芯片與芯片互連的另一替代方法是基于銦(In)的精細(xì)節(jié)距焊料凸點(diǎn)。銦是非常軟的材料，熔點(diǎn)低(156℃)，但成本高，一般局限于高端成像傳感器一類(lèi)的特殊應(yīng)用。

　　實(shí)驗(yàn)

　　本文全部實(shí)驗(yàn)均用5×5mm2 Imec封裝測(cè)試芯片進(jìn)行。圖1是晶圓上一些關(guān)鍵測(cè)試圖形的照片。這些芯片由氧化物介質(zhì)中的標(biāo)準(zhǔn)單大馬士革Cu互連層組成、用氧化物/氮化物層鈍化。用于微凸點(diǎn)互連的測(cè)試結(jié)構(gòu)主要是菊花鏈觸點(diǎn)的周邊行。在一種測(cè)試芯片中，它們連接總計(jì)480個(gè)直徑25μm的微凸點(diǎn)連接點(diǎn)，節(jié)距為40μm。另一種測(cè)試芯片含有8200個(gè)直徑25μm的微凸點(diǎn)陣列，節(jié)距為50μm。微凸點(diǎn)形成工藝是用半加成電鍍技術(shù)。首先依次淀積Ti/Cu籽晶層和光刻膠層。然后進(jìn)行光刻確定用于微凸點(diǎn)的開(kāi)口區(qū)域。將光刻膠顯影后，再依次電鍍Cu和Sn，形成微凸點(diǎn)。最后，剝離光刻膠層，將Ti/Cu籽晶層刻蝕掉。

　　圖1所示測(cè)試芯片采用60μm周邊焊盤(pán)節(jié)距，并與TSV結(jié)合使用。實(shí)現(xiàn)這些TSV所用的工藝有詳細(xì)描述。加工TSV前，把晶圓厚度減至50μm。TSV直徑是25μm，深度為50μm。TSV Cu填充和微凸點(diǎn)形成在單一工藝中結(jié)合完成。Ti/Cu籽晶層在TSV刻蝕后淀積于深寬比為2的50μm TSV上。Cu填充前，應(yīng)用10μm厚負(fù)光刻膠掩膜層，它允許同時(shí)形成Cu填充TSV和Cu/Sn凸點(diǎn)。用Cu填充TSV后，直接鍍一層3.5μm厚Sn層。光刻膠剝離后，用化學(xué)方法除去金屬籽晶層。

　　測(cè)試樣品的鍵合在SET FC-150倒裝芯片鍵合機(jī)上溫度為150-250℃時(shí)進(jìn)行。鍵合前應(yīng)用不同的清洗劑(如助溶劑)。鍵合期間加壓(5MPa-150MPa)，鍵合時(shí)間3-20分鐘。

　　鍵合后，測(cè)量交織的菊花鏈的電阻和絕緣以檢查互連的電氣性能。有些樣品還送去做X截面SEM檢驗(yàn)。

　　結(jié)果

　　微凸點(diǎn)由焊料凸點(diǎn)和上芯片上的UBM組成?？珊附饘佟巴裹c(diǎn)焊盤(pán)”(此例中為Cu)置于下面的襯底上。焊料微凸點(diǎn)的使用也是選項(xiàng)，但本實(shí)驗(yàn)未使用。焊料與UBM/可焊金屬的反應(yīng)結(jié)果形成金屬間化合物，因此上下芯片就連接。本研究中，UBM是Cu或Cu/Ni雙金屬層，而焊料凸點(diǎn)或包含純Sn，或包含SnAg。圖2是φ25μm微凸點(diǎn)的光學(xué)干涉測(cè)量剖面，在Cu/Ni UBM上形成了SnAg焊料凸點(diǎn)。

　　由于Sn和Cu的吉布斯(Gibbs)自由能低，二者均易被氧化。實(shí)際上發(fā)現(xiàn)，去除氧化物對(duì)確保SSD鍵合的金屬間化合物形成至關(guān)重要。一些商用清洗劑(如助溶劑)和稀有機(jī)酸在倒裝芯片鍵合過(guò)程中清洗Cu和Sn。助溶作用也可以用所謂非流動(dòng)底層填充料(NUF)提供。優(yōu)點(diǎn)是可與封裝裝配工藝同時(shí)進(jìn)行底層填充工藝。但它們均不能在很低溫度下有效去除氧化物。這使我們的SSD鍵合溫度不能低于150℃。實(shí)際上，不同清洗劑的結(jié)合給出了150℃時(shí)的最佳鍵合結(jié)果。去除氧化物對(duì)于TLP鍵合的重要性不大，此時(shí)液態(tài)Sn能潤(rùn)濕Cu UBM形成金屬間化物。

發(fā)現(xiàn)鍵合壓力是SSD鍵合中形成良好金屬間化物連接的又一重要因素。存在一個(gè)約20MPa的下限壓力，低于此值時(shí)焊接連接處含有的孔洞一類(lèi)的缺陷太多，因而電連接不良。但是，150MPa幾乎是上限壓力，高于此值時(shí)Sn橫向受到擠壓，能在鄰近的凸點(diǎn)間引起電短路。對(duì)40/15μm節(jié)距/間距凸點(diǎn)連接來(lái)說(shuō)，50MPa已足以獲得高良率器件。

　　與SSD鍵合不同，應(yīng)用于TLP鍵合的壓力要小得多，2.5-10MPa對(duì)電良率不產(chǎn)生什么差異。

　　考慮工藝簡(jiǎn)易和連接界面質(zhì)量之間的最佳折中，以NUF鍵合為基礎(chǔ)工藝。這消除了毛細(xì)管底層填充的需求。進(jìn)而通過(guò)采用初始高度并行的芯片至晶圓的取放、隨后集中鍵合芯片的方法增加工藝產(chǎn)出。該方法已被證明能用于全200mm晶圓級(jí)(圖3)。對(duì)于TLP和固態(tài)擴(kuò)散鍵合方法，40/15μm節(jié)距/間距周邊陣列芯片，獲得了90%以上的器件良率。

　　對(duì)TLP和SSD鍵合時(shí)空洞的形成也作了研究。除了由于夾帶清洗劑殘留物形成空洞外，還在Cu3Sn相中觀察到名為柯肯達(dá)爾(Kirkendall)空洞的較小亞微米空洞，Cu3Sn相在Cu-Sn鍵合后形成。為了研究制備方法對(duì)空洞形成的影響，對(duì)不同Cu/Sn/Cu三明治結(jié)構(gòu)做了老化實(shí)驗(yàn)。發(fā)現(xiàn)空洞最初位于Cu和Sn界面處，但隨老化的進(jìn)展，更多空洞逐步漂離這一表面。在金屬間化物連接中心也能觀察到大量空洞。Cu/Sn/Cu表面薄膜中也發(fā)現(xiàn)柯肯達(dá)爾(Kirkendall)空洞，這里三明治薄膜是順次電淀積形成。不過(guò)，將微凸點(diǎn)樣品與表面薄膜堆疊(此堆疊持續(xù)老化到全都轉(zhuǎn)換成Cu3Sn相為止)比較時(shí)，觀察到在Cu-金屬間化物界面處和在連接中心內(nèi)的空洞形成密度的不同(圖4)。因?yàn)镃u/Sn/Cu表面薄膜是用同一電鍍化學(xué)過(guò)程淀積的，不過(guò)沒(méi)有附加還原劑，這些還原劑污染物會(huì)增加空洞成核和生長(zhǎng)。

　　

　　最后，我們說(shuō)明基于CuSn金屬間化物微凸點(diǎn)在用后通孔方法形成的堆疊芯片中的應(yīng)用。節(jié)距為60μm周邊陣列TSV的3D晶圓級(jí)封裝(3D-WLP)TSV器件堆疊在匹配的Si襯底上(圖5)。這些器件有菊花鏈連接，以監(jiān)控TSV+微凸點(diǎn)連接的電學(xué)連續(xù)性。觀察到Cu-Sn堆疊工藝具有高良率。

　　

　　結(jié)論

　　用精細(xì)節(jié)距Cu/Sn微凸點(diǎn)實(shí)現(xiàn)薄芯片堆疊。瞬時(shí)液相鍵合和固態(tài)擴(kuò)散鍵合二者均有高電學(xué)良率。