新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 3D芯片封測準備就緒但成本需降低

3D芯片封測準備就緒但成本需降低

作者: 時間:2013-12-02 來源:semi 收藏

  來自全球11個國家、超過200位的半導體封裝技術(shù)專家,近日齊聚一堂探討能有助于維持半導體技術(shù)創(chuàng)新步伐的中介層(interposer)與IC封裝技術(shù);專家們的結(jié)論是, 3D晶片堆疊技術(shù)已經(jīng)準備就緒,但有需要再進一步降低成本。

本文引用地址:http://m.butianyuan.cn/article/198049.htm

  由美國喬治亞理工大學(Georgia Tech)封裝研究中心(Packaging Research Center,PRC)所主辦的第三屆年度中介層技術(shù)研討會上,來自Amkor、日月光(ASE)等半導體封裝大廠的專家明確指出,他們已經(jīng)準備好為以中介層基礎(chǔ)的設(shè)計進行封裝與測試;此外晶圓代工業(yè)者Globalfoundries也分享了與這些代工(OSAT)夥伴的相關(guān)合作策略細節(jié)。

  在其中一場由Qualcomm的3D晶片堆疊技術(shù)專家Matt Nowak主持的大型座談中,有十幾位與會專家討論到與中介層相關(guān)的幾個技術(shù)問題,以及許多業(yè)務方面的挑戰(zhàn),他們的結(jié)論是相關(guān)技術(shù)已經(jīng)準備就緒,但需要降低成本。

  市場研究機構(gòu)Yole Development 分析師Phil Garrou也同意以上看法;一位Altera代表以及材料供應商們則表示,焊墊(pad)與線間距需要進一步的改善,以實現(xiàn)更高的頻寬支援未來的視訊應用。此外會中也討論到RF、MEMS、感測器、被動元件與攝影機等應用的封裝技術(shù),還有來自學術(shù)機構(gòu)的研發(fā)成果分享。

  許多大型半導體、設(shè)備與材料供應商代表都出席了這場會議,筆者是在2011年首次參加這個研討會,對這段短短時間內(nèi)產(chǎn)業(yè)界的技術(shù)進展印象深刻;不過可惜的是,在某一場主題的議程中,主持人問臺下有多少聽眾來自IC設(shè)計公司,發(fā)現(xiàn)竟然只有一個。

  這個現(xiàn)象以及研討會上一些類似的資訊證實了我的擔心──在很多公司,管理階層以及系統(tǒng)或IC設(shè)計工程師,仍認為中介層技術(shù)是屬于封裝領(lǐng)域才需要關(guān)心的主題,對他們的工作或是公司的未來沒有影響或是影響有限。但我相信,高層主管們很快就會需要像是3D晶片堆疊這類新技術(shù)的風險評估報告,因為它們對業(yè)務帶來的優(yōu)勢越來越廣泛。

  編譯:Judith Cheng

  (參考原文:3D Stacks Need Lower Costs, Broader Backing,by Herb Reiter;eda 2 asic Consulting總經(jīng)理)



關(guān)鍵詞: 3D芯片 封測

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉