TS101S型DSP與PCI總線的簡易接口設(shè)計(jì)

1 引言

dsp+pci數(shù)字信號處理方案可利用pc的強(qiáng)大功能實(shí)現(xiàn)對dsp的操作控制、數(shù)據(jù)分析和操作監(jiān)視等。例如系統(tǒng)無需再有專門的人機(jī)界面（如鍵盤、監(jiān)視屏），只需將數(shù)據(jù)上傳至pc中顯示即可。也可將pc作為主控機(jī)實(shí)現(xiàn)對數(shù)據(jù)流上下行的控制和工作模式選擇等。dsp+pci方案能充分滿足數(shù)字圖像、語音處理、高速實(shí)時數(shù)據(jù)處理等領(lǐng)域的應(yīng)用，為dsp系統(tǒng)的低成本實(shí)現(xiàn)提供了解決方案。

本系統(tǒng)采用美國analog device公司的高性能tiger sharc 101s（簡稱ts101s）作為主處理器。ts101s處理器劫持32bit和64bit浮點(diǎn)，以及8、16、32和64bit定點(diǎn)處理。它的靜態(tài)超量結(jié)構(gòu)使其每周期能執(zhí)行多達(dá)4條指令，進(jìn)行24個16bit定點(diǎn)運(yùn)算和6個浮點(diǎn)運(yùn)行。其內(nèi)部有3條相互獨(dú)立的128bit寬數(shù)據(jù)總線，每條連接3個2mbit內(nèi)部存儲塊中的一個，提供4字節(jié)的數(shù)據(jù)、指令、i/o訪問和14.4gbyte/s的內(nèi)部存儲帶寬。以300mhz時鐘運(yùn)行時，其內(nèi)核指令周期為3.3ns。在發(fā)揮其單指令多數(shù)據(jù)特點(diǎn)后，ts101s每秒可以進(jìn)行了24億次40bitmac運(yùn)算或6億次80bitmac運(yùn)算。以300mhz時鐘運(yùn)行時，完成1024點(diǎn)復(fù)數(shù)fft（基2）僅需32.78μs，1024點(diǎn)輸入50抽頭fir需91.67μs。ts101s有強(qiáng)大的鏈路口傳輸功能，每個鏈路口傳輸速度達(dá)到250mbyte/s?？偟逆溌窋?shù)據(jù)率達(dá)1gbyte/s(4個鏈路口)，超過了外部口的傳輸速率（800mbyte/s）。

3 pci介紹

pci（peripheral component interconnect）總線是一種不依附于某個具體處理器的高性能局部總線，因此開發(fā)pci設(shè)備可獨(dú)立于處理器，具體由一個橋接電路（pci橋）實(shí)現(xiàn)對這一層的管理，并實(shí)現(xiàn)上下之間的接口數(shù)據(jù)傳送?？梢园裵ci橋描述為實(shí)現(xiàn)通用總線與pci總線的地址映射、協(xié)議轉(zhuǎn)換、數(shù)據(jù)緩存等功能的邏輯接口。

3．1 pci橋的實(shí)現(xiàn)

開發(fā)者可以根據(jù)pci總線規(guī)范所定義的電氣特性、時序要求來進(jìn)行接口設(shè)計(jì)。一種方式是使用可編程邏輯器件（fpga/cpld）根據(jù)實(shí)際需要的功能來設(shè)計(jì)，這種方式的成本低、靈活性高，但需要對pci總線協(xié)議有充分的掌握，或者需要生產(chǎn)可編程邏輯器件的廠商提供pci接口功能模塊。由于pci總線的規(guī)范較復(fù)雜，一般用戶都會選擇專用的pci接口電路，無需詳細(xì)理解底層的pci總線協(xié)議，而只理解到應(yīng)用層即可。因此，本文介紹的系統(tǒng)采用后一種方案，pci接口電路采用現(xiàn)在市場上使用較普通的plx公司的pci9054。

3．2 pci9054

pci9054采用先進(jìn)的plx數(shù)據(jù)流水線結(jié)構(gòu)技術(shù)，是32位、33mhz的pci總線主i/o加速器，符合pci本地總線規(guī)范2.2版，有m、c、j三種模式。針對不同的處理器及局總線特性可選，盡量減少中間邏輯；具有可選的串行e2prom接口，本地總線時鐘可和pci時鐘異步。pci9054內(nèi)部有6種可編程的fifo，以實(shí)現(xiàn)零等待突發(fā)傳輸及本地總線和pci總線之間的異步操作，支持主模式、從模式、dma傳輸方式，功能強(qiáng)大，可應(yīng)用于適配卡和嵌入式系統(tǒng)。

4 dsp+pci應(yīng)用實(shí)例

dsp+pci數(shù)字信號處理系統(tǒng)的組成如圖1所示。模塊信號先輸入模/數(shù)轉(zhuǎn)換器，然后經(jīng)過由cpld鎖存數(shù)據(jù)到dsp1，經(jīng)鏈路口到dsp2，數(shù)據(jù)處理完后再通過pci9054把數(shù)據(jù)傳到pc。此外cpld還作為pci9054與ts101s的接口邏輯轉(zhuǎn)換。采用pci9054與單個ts101s之間放置雙口ram作為緩存的接口方式。dsp采用eprom加載方案。

本系統(tǒng)的特點(diǎn)是以盡量簡單的方式來實(shí)現(xiàn)系統(tǒng)功能，因此采用了dsp間鏈路的口互連方式，這樣一來，每對鏈路口互連僅需10條信號線，而采用總線互連方式時需超過100條信號線，可大大簡化pcb板的復(fù)雜度。二個dsp間保留2個鏈路通道，總數(shù)據(jù)速率可達(dá)500mbyte/s。路口互連是adsp系統(tǒng)的特有功能，也是adsp處理器能以低成本組成多片高性能信號處理機(jī)的主要原因。

4．1 ts101s與pci9054的接口

由于ts101s沒有專門的pci接口，而pci9054也僅在m模式下才能實(shí)現(xiàn)與mpc850或power quicc等motrola電路的無縫連接，因此，ts101s與pci9054之間需要可編程邏輯器件進(jìn)行邏輯轉(zhuǎn)換。出于對研制周期的考慮，采用一種較為簡便的通信方式：在dsp與pci橋間插入一個雙口ram，雙口ram一端的地址數(shù)據(jù)線接isi101s，另一端的地址數(shù)據(jù)線接pci9054。通過雙口ram轉(zhuǎn)換數(shù)據(jù)，并作為公共訪問緩沖區(qū)。這樣，pci橋與dsp之間的訪問成為間接，可以大大削彈對pci的時序要求，dsp與pci之間只需少量的信號通過cpld來實(shí)現(xiàn)邏輯轉(zhuǎn)換，而無需總線仲裁，這種方式的時序簡單，控制信號較少，dsp與cpld編程簡單，應(yīng)用更為方便。雙口ram的型號為idt70261，容量為16k