半導(dǎo)體晶體管電路設(shè)計(jì)須知（一）

　　這是由于“高壓包”初級(jí)電感與測試儀次級(jí)電感并聯(lián)及負(fù)載增大造成的，不影響測試結(jié)果。

二、堵住電流泄漏:摩爾定律在晶體管發(fā)展中繼續(xù)有效

　　1965年，戈登?摩爾預(yù)言，在一定大小的芯片上所能容納的晶體管的數(shù)量每兩年就會(huì)增加一倍，這就是所謂的摩爾定律。多年來這個(gè)定律一直在發(fā)揮作用。第一個(gè)集成電路(由德州儀器的杰克?基爾比發(fā)明，見圖)還只是一個(gè)笨拙不堪的大家伙，而現(xiàn)在晶體管已需用納米(1米的十億分之一)來計(jì)量。人們以摩爾定律的發(fā)展速度創(chuàng)造了快速而智能化的計(jì)算機(jī)，圖案漂亮并將世界聯(lián)接在了一起。從摩爾博士創(chuàng)立這個(gè)定律的時(shí)候起，人類就進(jìn)入了一個(gè)不可思議的信息技術(shù)時(shí)代。本來一個(gè)不經(jīng)意的發(fā)現(xiàn)竟有如此強(qiáng)大的生命力。

　　其實(shí)它并不是一條真正的定律，而只是一種現(xiàn)象，一種對(duì)技術(shù)發(fā)展漫漫征程的描述，發(fā)展的每一步都包含著具體的技術(shù)變革(見圖表)。技術(shù)發(fā)展勢不可擋，已成預(yù)言般的信條。晶體管的每一次“縮身”，都是朝著它們的最小尺寸邁進(jìn)了一步。如果按此定律繼續(xù)發(fā)展， 20年之內(nèi)，晶體管將會(huì)與幾個(gè)單晶硅原子大小相當(dāng)。

　　說得更精確一點(diǎn)，晶體管已經(jīng)很小很小，在這樣大小的空間中每個(gè)原子都變得舉足輕重。原子太少它們之間的絕緣性消失，或者因 “量子隧穿”現(xiàn)象(一種電子自然消失、并在他處重現(xiàn)的現(xiàn)象)將電流泄漏到本不該流向的地方。不適當(dāng)種類的原子太多效果同樣不妙，這會(huì)影響晶體管的導(dǎo)電性。因此工程人員正在努力重新設(shè)計(jì)晶體管。這樣看來，摩爾的預(yù)言在未來的一段時(shí)間里還將繼續(xù)有效。

　　原子核母板

　　晶體管實(shí)際上是一個(gè)電子控制的轉(zhuǎn)換器，它由4部分組成：源極(電流從該極流入)，漏極(電流從這里流出)，(連接源極和漏極的)溝道以及柵極(通過電壓的變化控制通道的開關(guān))。在傳統(tǒng)的晶體管中，這些組件都分布在同一個(gè)平面上。要防止漏電，一種思路就是把晶體管改為三維設(shè)計(jì)。

　　制造一個(gè)從母體芯片上伸出來的晶體管可以使許多組成原子的布置更加有效，特別是那些構(gòu)成了通道和柵極的原子。將通道外伸、三面圍以柵極原子，這樣就能夠增加?xùn)艠O的表面積，更好地控制通道，并減少泄漏。在導(dǎo)通狀態(tài)下，晶體管柵極的功能越是優(yōu)良，通過的電流就越大。

　　五月份，美國著名的芯片巨頭英特爾(摩爾博士也是該公司創(chuàng)建人之一)宣布一項(xiàng)計(jì)劃，對(duì)這種營銷時(shí)冠以“三柵極”的技術(shù)設(shè)備進(jìn)行商業(yè)性開發(fā)。公司預(yù)計(jì)，新晶體管將于今年晚些時(shí)候面世，這種晶體管比現(xiàn)有的晶體管省電一半，特別適合于筆記本電腦使用，畢竟，電池壽命是筆記本電腦的一大賣點(diǎn)。

　　全面改用三維模式，這在一個(gè)成熟的行業(yè)內(nèi)很難推廣，畢竟他們的二維模式已經(jīng)成熟。包括美國公司Globalfoundries、英國公司ARM在內(nèi)的絕緣硅聯(lián)合會(huì)，試圖把提高平板晶體管作為他們的一個(gè)替代方案，該聯(lián)合會(huì)的技術(shù)是把在一個(gè)純硅片薄層內(nèi)部制作晶體管，這層純硅下面是一個(gè)絕緣層，再下面是一個(gè)標(biāo)準(zhǔn)晶片，這個(gè)標(biāo)準(zhǔn)晶片被用作基底，用來安放晶體管。這種方法要把晶體管的溝道做得足夠薄，使柵極產(chǎn)生的電磁場能夠透過整個(gè)溝道，提高柵極所能發(fā)揮的最大控制力。但這種方法迫使絕緣硅聯(lián)合會(huì)必須面對(duì)晶體管尺寸不斷縮小而產(chǎn)生的第二個(gè)問題：偏離正常位置的原子要么太多，要么太少。

　　為了改善電子性能，制造晶體管所用的硅材料中常需摻入其他元素 。最新的晶體管尺寸非常小，在其溝道中