新聞中心

EEPW首頁 > 網(wǎng)絡(luò)與存儲 > 設(shè)計(jì)應(yīng)用 > 基于IXP421的VoIP網(wǎng)關(guān)及其性能測評

基于IXP421的VoIP網(wǎng)關(guān)及其性能測評

——
作者:1、廣東高新興通信設(shè)備有限公司 2、清華大學(xué)電子工程系 姚啟欣1 唐昆2 黃穩(wěn)1 時(shí)間:2007-01-26 來源:《電子設(shè)計(jì)應(yīng)用》 收藏


引言

本文引用地址:http://m.butianyuan.cn/article/21314.htm

就voip設(shè)備來說,如果語言處理器的功能和其他應(yīng)用功能由一個(gè)處理器來完成,必然能極大地簡化電路,降低成本,intel的ixp421即是這些多功能處理器的其中一種,它的pcm接口使voip設(shè)備的硬件結(jié)構(gòu)大大簡化了,其可以通過選擇不同微代碼的方式實(shí)現(xiàn)更加靈活的網(wǎng)絡(luò)應(yīng)用。

intel提供的解決方案是通過軟件dsp實(shí)現(xiàn)語音處理,并聲明dsp模塊可同時(shí)處理四路pcm窄帶話音,支持多種語音編碼及回波消除等功能,眾所周知,單路單向pcm語音速率為64kbps,單路雙向?yàn)?28kbps,4路雙向則為512kbps,如何保證語音處理所需要的cpu時(shí)間是個(gè)關(guān)鍵問題。

另外,回波消除或其他附加功能也會增加處理時(shí)間,在設(shè)計(jì)中還要考慮內(nèi)存讀寫、任務(wù)切換、中斷處理等系統(tǒng)因素造成的影響。

ixp421簡介

ixp421是intel公司開發(fā)的采用xscale內(nèi)核的ixp4xx系列處理器之一,主頻為266mhz,ixp421采用多處理引擎和硬件多線程處理機(jī)制,它包括了一個(gè)處理器內(nèi)核和兩個(gè)并行網(wǎng)絡(luò)處理引擎,其中xscale內(nèi)核微處理器核心,它是以arm v5內(nèi)核為原形,進(jìn)行了dsp功能擴(kuò)展,并優(yōu)化了16位數(shù)據(jù)類型的累加和乘法運(yùn)算,啟動(dòng)時(shí)首先初始化xscale核,然后網(wǎng)絡(luò)處理引擎將從內(nèi)存下載各自的微代碼,以完成外圍網(wǎng)絡(luò)接口的鏈路層協(xié)議處理,它們的執(zhí)行是完全并行于xscale內(nèi)核的,通過內(nèi)嵌的消息隊(duì)列與xscale核同步,先進(jìn)高速總線(ahb)實(shí)現(xiàn)網(wǎng)絡(luò)處理引擎和xscale核之間的數(shù)據(jù)交換,其傳輸速率達(dá)到133.32mhz×32bit,完全能夠滿足高速網(wǎng)絡(luò)的數(shù)據(jù)傳輸要求。

dsp軟件模塊

intel公司為ixp4xx系列處理器專門開發(fā)了dsp軟件包,根據(jù)實(shí)現(xiàn)的不同功能,運(yùn)行時(shí)的dsp模塊可分為幾個(gè)部分,包括網(wǎng)絡(luò)端點(diǎn)、編碼器、解碼器、音頻生成器、音頻檢測器、語音播放器、混音器和t.38。如果系統(tǒng)有四路電話,則每一路電話應(yīng)該分配一個(gè)網(wǎng)絡(luò)端點(diǎn),一個(gè)音頻生成器,一個(gè)音頻檢測器,網(wǎng)絡(luò)端點(diǎn)代表每一路電話所需的tdm前端處理功能,用以實(shí)現(xiàn)tdm數(shù)據(jù)的收發(fā)、發(fā)送增益控制和回波消除,而音頻生成器、音頻檢測器分別實(shí)現(xiàn)每一路電話的提示音及dtmf音頻檢測功能,另外,各路電話分享一個(gè)編碼器和一個(gè)解碼器,語音分流器負(fù)責(zé)控制網(wǎng)絡(luò)端點(diǎn)和編解碼器之間的數(shù)據(jù)流,語音播放器和混音器可多路共用,也可各路單獨(dú)占用一個(gè),具體個(gè)數(shù)由應(yīng)用需求決定。

系統(tǒng)結(jié)構(gòu)

整個(gè)系統(tǒng)由用戶線接口、以太網(wǎng)接口、處理器和通信控制總線組成,如圖1所示。

處理器即ixp421,它是設(shè)備運(yùn)行的嵌入式操作系統(tǒng)及應(yīng)用程序的載體,主要功能是:在通話過程中充當(dāng)語音數(shù)字處理并分發(fā)語音包給特定的終端,在呼叫建立過程中處理網(wǎng)絡(luò)協(xié)議;初始化并控制各部分硬件模塊協(xié)同工作,提供用戶管理界面,內(nèi)存芯片容量為64mb,通過pc133內(nèi)存總線連接ixp421的內(nèi)存控制器。16mb的intel strata flash芯片通過擴(kuò)展總線連接ixp421,時(shí)鐘電路微處理器提供頻率為33.33mhz參照時(shí)鐘,處理器內(nèi)核及其集成外圍電路的時(shí)鐘均由此分頻得到,復(fù)位電路微處理器提供上電復(fù)位功能,即在系統(tǒng)加電并穩(wěn)定后復(fù)位引腳,保持至少500ms的低電平。

用戶線接口,以silicon laboratroies公司的si3210型接口芯片為核心,為用戶提供模擬電話連接口功能,這些功能包括:用戶線直流饋電,摘掛機(jī)狀態(tài)檢測,dtmf檢測、振鈴、回鈴音及各種提示音、音頻采樣及d/a、a/d轉(zhuǎn)換,以及pcm數(shù)據(jù)收發(fā)等。

以太網(wǎng)接口,采用intel的以太網(wǎng)接口芯片lxt972,其主要功能有:10baset/100base-tx自適應(yīng)、自動(dòng)網(wǎng)絡(luò)協(xié)商、沖突檢測、鏈路狀態(tài)告警,通過mii總線接口,配合ixp421的以太網(wǎng)處理引擎(npe),實(shí)現(xiàn)鏈路層功能,承載tcp/ip協(xié)議及其他應(yīng)用層網(wǎng)絡(luò)協(xié)議。

串口,為用戶提供基于串口的管理及調(diào)試功能。ixp421有兩組串行輸入、輸出接口,分別為uart0和uart1,其中uart0是高速串行通信端口,支持的通信波特率最高達(dá)921.6kbps。uart1為console串行通信口,支持的波特率范圍為1200bps-231kbps。

系統(tǒng)中較為重要的外部總線的作用如下:

1.hss(high speed serial)總線,連接處理器的wan/語音npe和用戶線接口芯片(slic),有時(shí)鐘、幀同步、輸入、輸出4條線,支持同步串行傳輸,可配置時(shí)鐘頻率范圍為512khz-8.192mhz,本文應(yīng)用作為pcm語音信號的傳輸總線,時(shí)鐘為2mhz。即總共支持32個(gè)時(shí)隙,4路slic芯片各占一個(gè)時(shí)隙進(jìn)行通信,ixp421的一個(gè)專用協(xié)處理器(voice npe)負(fù)責(zé)hss端口的總線數(shù)據(jù)收發(fā)。

2、mii(media independent interface)總線,連接處理器的以太網(wǎng)npe和以太網(wǎng)phy接口芯片lxt972,分為mii數(shù)據(jù)總線和mii管理信息總線,ixp421的網(wǎng)絡(luò)處理引擎(npea)通過mii收發(fā)數(shù)據(jù),網(wǎng)絡(luò)處理引擎獨(dú)立于主pcu內(nèi)核工作,采用硬件多線程機(jī)制,使數(shù)據(jù)收發(fā)不占用主處理器時(shí)間,npea運(yùn)行的微程序可提供對以太網(wǎng)phy設(shè)備的簡單控制功能。

3、控制用戶線接口芯片的串行外圍接口spi(serial peripheral interface)以菊花鏈形式串接,有輸入、輸出、時(shí)鐘、片選4根線、占用處理器的4個(gè)gpio引腳。以串行8位命令方式讀寫slic的內(nèi)部寄存器,可以看作slic的控制總線。

性能測試

測試方法

兩路電話同時(shí)通話。對端電話保持有說話聲(本地解碼器保持一定的繁忙程度),用測試機(jī)一直ping被測設(shè)備的以太網(wǎng)地址,并運(yùn)行etherreal工具軟件,抓取被測設(shè)備發(fā)送到對端的rtp包,計(jì)算出rtp包的時(shí)間間隔及抖動(dòng)的統(tǒng)計(jì)值,同時(shí)觀察通話語音質(zhì)量,本設(shè)備和對端設(shè)備每隔5秒發(fā)送rtcp協(xié)議的發(fā)送者報(bào)告,分段丟包率是在發(fā)送者報(bào)告中給出的統(tǒng)計(jì)值。

測試說明

空閑時(shí)(未建立通話),被測設(shè)備處理器占用率為20%;

通話時(shí)打開回波消除,延遲環(huán)節(jié)設(shè)定為1ms延時(shí);

關(guān)閉靜音壓縮;

對端voip設(shè)備采用獨(dú)立的dsp芯片(mindspeed:m82510-14);

網(wǎng)絡(luò)環(huán)境為100base-tx以太網(wǎng),傳輸延遲小于1ms。

測試結(jié)果

時(shí)間間隔、抖動(dòng)及分段丟包率

分析:表1的統(tǒng)計(jì)數(shù)據(jù)顯示,每種編碼的語音包到達(dá)對端的時(shí)間,都比規(guī)定的時(shí)間要提前零點(diǎn)幾個(gè)毫秒,這應(yīng)該是本設(shè)備的dsp處理程序?yàn)閷Χ说膁sp提前預(yù)留了處理時(shí)間,產(chǎn)生抖動(dòng)可能是受被側(cè)設(shè)備系統(tǒng)任務(wù)切換時(shí)間影響。因?yàn)閷Χ嗽O(shè)備也在向本端發(fā)送rtp包,這就需要本設(shè)備的以太網(wǎng)任務(wù)、ip協(xié)議棧和dsp任務(wù)來處理,所以,語音接收和發(fā)送過程爭搶cpu時(shí)間,從而造成小的抖動(dòng),而以太網(wǎng)交換機(jī)轉(zhuǎn)發(fā)過程所造成的抖動(dòng)應(yīng)該可以忽略。

結(jié)論:由時(shí)間間隔和丟包率可見,被測設(shè)備沒有因?yàn)槊Χa(chǎn)生延遲或丟包現(xiàn)象,在測試條件下處理器能力仍有富余,抖動(dòng)是在設(shè)備允許的范圍內(nèi)。

語音質(zhì)量

分析:如表2所示,測試中g(shù)723.1編碼的語音效果有些問題,即對端聽本端的聲音效果很好,這可能是因?yàn)閕ntel的sp模塊與mindspeed的dsp芯片的某個(gè)編解碼參數(shù)不同,畢竟其他編碼方式?jīng)]有這一問題,所以g723.1的語音質(zhì)量給了低分。

結(jié)論:除g.723.1編碼語音質(zhì)量不理想外,其他幾種常用的編碼效果良好。



關(guān)鍵詞:

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉