新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 用0.18um CMOS設(shè)計(jì)2.5Gb/s收發(fā)器的復(fù)用器電路

用0.18um CMOS設(shè)計(jì)2.5Gb/s收發(fā)器的復(fù)用器電路

作者: 時(shí)間:2009-10-15 來(lái)源:網(wǎng)絡(luò) 收藏

  1 引言

  近年來(lái),隨著傳統(tǒng)電信業(yè)務(wù)和互聯(lián)網(wǎng)業(yè)務(wù)的迅猛發(fā)展,它們對(duì)網(wǎng)絡(luò)帶寬提出了越來(lái)越高的要求,由此導(dǎo)致了高速串行接口的出現(xiàn)。目前國(guó)內(nèi)關(guān)于2.5 Gb/s超高速串行研究開發(fā)尚處于起步階段。設(shè)計(jì)開發(fā)具有自主知識(shí)產(chǎn)權(quán)的高性能串行芯片及,打破國(guó)外對(duì)高端路由器、交換器芯片的壟斷,不僅能夠直接大幅度降低通信、網(wǎng)絡(luò)設(shè)備成本,產(chǎn)生顯著的經(jīng)濟(jì)效益,還能帶來(lái)巨大的社會(huì)效益。本文所設(shè)計(jì)的復(fù)用器,應(yīng)用在2.5Gb/s系統(tǒng)中,該收發(fā)器的系統(tǒng)框圖如圖1所示。

用0.18um CMOS設(shè)計(jì)2.5Gb/s收發(fā)器的復(fù)用器電路

圖1 Transceiver結(jié)構(gòu)示意圖

  眾所周知在高速的數(shù)據(jù)傳輸系統(tǒng)中,收發(fā)器對(duì)于實(shí)現(xiàn)整個(gè)系統(tǒng)的功能起著至關(guān)重要的作用。而在收發(fā)器系統(tǒng)中,復(fù)用器是工作在最高速度的電路單元之一,因此復(fù)用器電路設(shè)計(jì)的好壞直接影響整個(gè)系統(tǒng)的性能。本文所設(shè)計(jì)的復(fù)用器,采用SMIC 0.18μm CMOS工藝實(shí)現(xiàn)。

  2 電路結(jié)構(gòu)及其設(shè)計(jì)

  2.1 16:1復(fù)用器結(jié)構(gòu)設(shè)計(jì)

  本文設(shè)計(jì)的16:1復(fù)用器是將發(fā)送數(shù)據(jù)選擇模塊輸出的16位156.25Mb/s并行數(shù)據(jù)轉(zhuǎn)換為2.5Gb/s串行數(shù)據(jù)輸出,其實(shí)現(xiàn)框圖如圖2所示,該電路主要由1個(gè)16:4復(fù)用器電路和1個(gè)采用樹形結(jié)構(gòu)(包括3個(gè)2:1復(fù)用器)實(shí)現(xiàn)的4:1的復(fù)用器電路構(gòu)成。其中16:4復(fù)用器用數(shù)字電路實(shí)現(xiàn),4:1復(fù)用器電路用模擬電路實(shí)現(xiàn)。該電路接收從PLL送出的2.5GHz、1.25GHz和625MHz差分時(shí)鐘,為16:4復(fù)用器和2:1復(fù)用器電路提供所需要的時(shí)鐘。16位并行輸入數(shù)據(jù)經(jīng)過(guò)16:4復(fù)用器后輸出4位并行數(shù)據(jù)送入4:1復(fù)用器,經(jīng)4:1復(fù)用器后,數(shù)據(jù)變換成1比特寬度的串行數(shù)據(jù)流,發(fā)送順序最低位在前,即TXD_P[0]最先出現(xiàn)在TXD_S上,TXD_P[15]最后發(fā)出。由于本電路是數(shù)?;旌闲盘?hào)設(shè)計(jì),仿真時(shí)需要給數(shù)字電路和模擬電路分別加激勵(lì),對(duì)于4:1復(fù)用器電路,輸入采用互補(bǔ)的方波電壓源,峰峰值為0.4V。對(duì)于16:4復(fù)用器電路,通過(guò)用Verilog語(yǔ)言描述的方式加激勵(lì)。由于兩個(gè)模塊分別用數(shù)字電路和模擬電路實(shí)現(xiàn),因此在兩個(gè)模塊的連接處要進(jìn)行電平的轉(zhuǎn)換。Virtuoso AMS Simulator中將接口模型劃分為A2D型和D2A型兩類。本設(shè)計(jì)是由數(shù)字電路送信號(hào)給模擬電路,因此要用到D2A接口模型,該模型主要有4個(gè)參數(shù):d2a_tf,d2a_tr,d2a_vh和d2a_vl。其中d2a_tf和d2a_tr分別表示接口模型的輸出從當(dāng)前值上升到d2a_vh所需要的時(shí)間和下降到d2a_vl所需要的時(shí)間;d2a_vh和d2a_vl分別表示對(duì)應(yīng)數(shù)字電路中的邏輯“1”和“0”而轉(zhuǎn)換成的最終電壓值。本設(shè)計(jì)的設(shè)置如下: d2a_tf=20ps, d2a_tr=20ps,d2a_vh=1.8V,d2a_vl=1.4V。

16:1復(fù)用器實(shí)現(xiàn)框圖

圖2 16:1復(fù)用器實(shí)現(xiàn)框圖

  2.2 單元電路設(shè)計(jì)

  2.2.1 16:4復(fù)用器電路

  16:4復(fù)用器電路由4個(gè)4:1復(fù)用器模塊和一個(gè)賦值語(yǔ)句模塊構(gòu)成,本電路均采用Verilog語(yǔ)言來(lái)描述。4個(gè)4:1復(fù)用器的作用是將16路156.25M數(shù)據(jù)TXD_P[15:0]復(fù)用為4路625M數(shù)據(jù),這里我們用移位寄存器實(shí)現(xiàn)4:1復(fù)用器。首先將16位并行數(shù)據(jù),分為四個(gè)4位并行數(shù)據(jù),然后將4位并行數(shù)據(jù)送入4:1復(fù)用器,數(shù)據(jù)經(jīng)過(guò)4位移位寄存器后的輸出如圖3所示。由于后級(jí)的模擬電路需要差分輸入,因此本模塊輸出均為互補(bǔ)輸出。

16:4復(fù)用器實(shí)現(xiàn)時(shí)序圖

圖3 16:4復(fù)用器實(shí)現(xiàn)時(shí)序圖

  4:1復(fù)用器電路的Verilog實(shí)現(xiàn)的關(guān)鍵代碼如下:

程序

  2.2.2 4:1復(fù)用器電路

  4:1復(fù)用器采用樹形結(jié)構(gòu)實(shí)現(xiàn),其實(shí)現(xiàn)如圖2所示,它主要由三個(gè)2:1的高速?gòu)?fù)用器和一個(gè)主從D觸發(fā)器(MSDEF)構(gòu)成。2:1復(fù)用器由一個(gè)主從D觸發(fā)器(由兩個(gè)鎖存器級(jí)連構(gòu)成),一個(gè)主從主D觸發(fā)器(由三個(gè)鎖存器級(jí)連構(gòu)成)和一個(gè)2:1數(shù)據(jù)選擇器構(gòu)成。

  本文所設(shè)計(jì)的鎖存器和2:1數(shù)據(jù)選擇器均采用CML(電流模式邏輯)邏輯實(shí)現(xiàn),其基本結(jié)構(gòu)如圖4(a)所示,按其功能可分為下拉邏輯網(wǎng)絡(luò)、尾電流源和上拉電阻三個(gè)部分。它可以在電壓擺幅較小的情況下正常工作。由于尾電流源的存在,CML電路的功耗近似為恒定值P=vdd*I,其中vdd是電源電壓,I為直流尾電流。眾所周知,傳統(tǒng)CMOS電路的功耗為P=CL`*f*vdd2,其中f是電路的開關(guān)頻率,CL`是輸出節(jié)點(diǎn)的負(fù)載電容。因此,在高速率的條件下,CML電路的功耗比與其相似的CMOS電路的功耗要小得多。此外,降低CML電路的電壓擺幅,還可以減小整個(gè)電路的延時(shí),從而提高電路的工作速度。

用0.18um CMOS設(shè)計(jì)2.5Gb/s收發(fā)器的復(fù)用器電路

圖4 鎖存器及2:1數(shù)據(jù)選擇器電路圖

  3仿真結(jié)果

  該電路采用SMIC 0.18μm工藝模型,使用Virtuoso AMS Simulator 工具進(jìn)行了仿真。輸入信號(hào)為16位156.25Mb/s并行數(shù)據(jù),如圖5(a)所示。仿真的corner包括:ff(fast model)、tt(typical model)、ss(slow model)。不同corner下的仿真輸出波形如圖5(b)-(d)所示。從仿真的結(jié)果可以看出,輸入數(shù)據(jù)為156.25Mb/s時(shí),能較好的實(shí)現(xiàn)復(fù)用功能,輸出數(shù)據(jù)速率為2.5Gb/s,整個(gè)電路的功耗約為6mW。

  圖5 不同corner下的仿真波形

  4結(jié)論

  隨著CMOS工藝的發(fā)展,采用CMOS工藝已經(jīng)可以設(shè)計(jì)出高性能、低功耗、成本低的高速電路。本次設(shè)計(jì)采用0.18μm CMOS工藝,采用CML電路設(shè)計(jì)技術(shù)和數(shù)?;旌显O(shè)計(jì)技術(shù),設(shè)計(jì)出了2.5Gb/s 16:1復(fù)用器電路。該電路能夠在電源電壓為1.8V,工作溫度范圍為0-70。C時(shí),工作速率可達(dá)到2.5Gb/s,功耗約為6mW。

  本文作者創(chuàng)新觀點(diǎn):本文將16:1復(fù)用器電路進(jìn)行了模塊化分解,采用數(shù)模混合的設(shè)計(jì)技術(shù)分別用Verilog語(yǔ)言描述的方式和CML電路邏輯設(shè)計(jì)了16:4復(fù)用器電路和4:1復(fù)用器電路,并采用混合信號(hào)仿真的驗(yàn)證方式對(duì)所設(shè)計(jì)的16:1復(fù)用器進(jìn)行了驗(yàn)證。用該種方法大大縮短設(shè)計(jì)和驗(yàn)證所需要的時(shí)間。



關(guān)鍵詞: CMOS芯片 IP核 收發(fā)器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉