基于VLSI 平臺(tái)的AVR 處理器仿真與設(shè)計(jì)

　　使用WINAVR-GCC 編譯工具，編譯生成HEX 文件，后再轉(zhuǎn)化為BIN文件，將該BIN文件通過(guò)EDK組建更新ROM,觀察硬件LED,如圖7所示，其正常工作，Vir-tual AVR得到驗(yàn)證。

　　5 結(jié)語(yǔ)

　　隨著MCU 應(yīng)用范圍越來(lái)越寬，對(duì)MCU 要求也提高，尤其目前MCU逐漸進(jìn)入SoC時(shí)代，IP核復(fù)用將成為主流設(shè)計(jì)方法。為使老一代MCU延續(xù)生命力，開(kāi)發(fā)其兼容IP核，不僅能將以往代碼迅速移植到新系統(tǒng)，且可加快新系統(tǒng)開(kāi)發(fā)，將以往很多分立器件用邏輯功能實(shí)現(xiàn)，集成于ASIC中，降低外圍硬件電路的設(shè)計(jì)。文中從模擬MCU核開(kāi)始，闡述了用FPGA來(lái)虛擬出傳統(tǒng)MCU的設(shè)計(jì)原理和方法，適度改變內(nèi)部結(jié)構(gòu)，添加Wishbone總線，替代傳統(tǒng)MCU片內(nèi)總線，來(lái)完成MCU核與外設(shè)的連接，使傳統(tǒng)MCU變的更靈活。結(jié)果表明，實(shí)現(xiàn)了既定目標(biāo)，與標(biāo)準(zhǔn)的微控制器兼容，系統(tǒng)運(yùn)行穩(wěn)定。該方法延續(xù)了傳統(tǒng)微控制器的生命力，能使其得到更大發(fā)展。由于Wishbone總線支持多主設(shè)備，今后可在一個(gè)FPGA 中集成多個(gè)MCU核，對(duì)于性能的提升將是質(zhì)的飛躍