基于FPGA和DSP的機載高清視頻圖像系統(tǒng)

引言

無人機廣泛應(yīng)用于軍事偵察以及民用測繪等領(lǐng)域，其中的機載視頻圖像系統(tǒng)是機載電子系統(tǒng)中的重要環(huán)節(jié)之一。無人機在高空飛行中對地面景物攝像，所得圖像幀內(nèi)目標像素小且目標數(shù)量大，這要求增大圖像分辨率以提高目標物體的辨識度。此時數(shù)據(jù)量隨之顯著增加，與有限的無線帶寬資源成為矛盾，故要求應(yīng)用高效的視頻編解碼技術(shù)。在偵察等特殊應(yīng)用領(lǐng)域要求視頻傳輸?shù)膶崟r性，此時需要保證實時的視頻編解碼以及較小的圖像延遲。在需多路視頻傳輸且總數(shù)據(jù)率固定的情況下，可通過降低單路視頻分辨率或提高單路壓縮比來實現(xiàn)，故系統(tǒng)應(yīng)可動態(tài)切換分辨率和壓縮比，具備較大的靈活性。無人機與地面的通信中，除了要回傳視頻數(shù)據(jù)以外，還要向地面?zhèn)鬏旓w行器本身的下行遙測數(shù)據(jù)，若采用兩個獨立信道會導致傳輸效率較低，此時設(shè)計一個包括傳統(tǒng)遙測數(shù)據(jù)和視頻數(shù)據(jù)的廣義遙測系統(tǒng)成為必需。

本文設(shè)計并實現(xiàn)了一種基于FPGA和DSP的機載高清視頻圖像系統(tǒng)，包括機載設(shè)備端和地面站端兩部分，最高支持分辨率為1 280× 720，每秒25幀的MPEG-4實時視頻編解碼，碼速率在5 Mbps以下。并可通過上行遙控指令動態(tài)切換圖像分辨率和視頻碼率，同時實現(xiàn)了視頻數(shù)據(jù)與遙測數(shù)據(jù)的組幀傳輸。

本文首先對機載視頻圖像遙測系統(tǒng)進行概述，提出了系統(tǒng)的總體實現(xiàn)結(jié)構(gòu)。然后具體給出系統(tǒng)的設(shè)計，分為硬件平臺和程序算法兩部分。硬件平臺設(shè)計包括機載端視頻采集、FPGA和DSP處理器和地面端CPCI總線接口的設(shè)計，程序算法設(shè)計包括視頻編解碼算法、機載端DSP程序和地面端上位機軟件的設(shè)計。文章最后給出了系統(tǒng)掛飛實驗的結(jié)果并作以總結(jié)。

1 系統(tǒng)概述

機載視頻圖像系統(tǒng)主要由機載設(shè)備端和地面站端兩部分組成，系統(tǒng)總體結(jié)構(gòu)圖如圖1所示。

1)機載設(shè)備端

視頻AD將影像傳感器輸出的高清視頻模擬信號進行模數(shù)轉(zhuǎn)換傳遞給FPGA，F(xiàn)PGA將預處理后的原始數(shù)字視頻數(shù)據(jù)傳遞給DSP進行實時視頻編碼，DSP完成視頻編碼后將壓縮碼流回傳給FPGA，在FPGA 中，壓縮視頻碼流與下行遙測數(shù)據(jù)組幀后進入調(diào)制部分;同時上行遙控指令進入FPGA，對圖像分辨率、視頻碼率進行控制。

2)地面站端

解調(diào)后的數(shù)據(jù)進入FPGA，F(xiàn)PGA將視頻數(shù)據(jù)與遙測數(shù)據(jù)分離，其中遙測數(shù)據(jù)進入后續(xù)的分析處理，視頻數(shù)據(jù)經(jīng)PCI9054，通過CPCI接口上傳給上位機，上位機完成對視頻壓縮碼流的實時解碼播放以及存儲回放。

2 系統(tǒng)設(shè)計

2.1 硬件平臺

2.1.1 機載端視頻采集

高清模擬視頻信號為保證信號質(zhì)量，常采用分量輸出格式，如亮度信號(Y)和色差信號(Cr、Cb)三分量輸出，同時場同步和行同步信號可采取疊加在分量信號上的內(nèi)同步方式輸出。本系統(tǒng)中高清視頻信號采用720 P(1 280×720)格式，25幀/秒，選用TI公司的視頻ADC芯片TVP70025I完成該高清模擬視頻的模數(shù)轉(zhuǎn)換，采樣精度及方式選取為8位，4：2：2(Y：Cb：Cr)采樣。TVP70025I與外部器件連接關(guān)系如圖2所示。TVP7OO25I輸出數(shù)字化視頻分量(Y、Cb和Cr)、數(shù)據(jù)時鐘(DATACLK)、場同步(VS0UT)和行同步(HSOUT)信號給FPGA，DSP通過I C總線對TVP70025I內(nèi)部寄存器進行初始化設(shè)置，并啟動模數(shù)轉(zhuǎn)換過程。

2.1.2 機載端DSP+FPGA處理器

機載端處理部分主要完成數(shù)字視頻信號獲取、視頻壓縮編碼和遙控遙測接口功能，考慮到DSP強大的數(shù)字信號處理能力和FPGA 的大規(guī)模邏輯設(shè)計能力，系統(tǒng)采用FPGA+DSP的硬件架構(gòu)。

FPGA 選用Altera 公司StratixII 系列芯片EP2S30F672C5，該芯片有豐富的邏輯資源和嵌人式存儲器，支持LVTTL、LVDS等接口電平標準。主要功能設(shè)計如圖3所示。

包括以下3個方面：

1)數(shù)字視頻獲取

FPGA通過TVP70025I輸出的場同步和行同步信號判斷一場和一行視頻的起始，接收原始視頻數(shù)據(jù)(Y/Cb/Cr)并存人FPGA 內(nèi)部開辟的FIFO之中，考慮到數(shù)據(jù)傳輸?shù)母咝?，需緩存若干行圖像并一次性傳遞至DSP，由于FPGA內(nèi)部存儲器有限，故外掛SRAM 作為數(shù)據(jù)緩沖。

2)DSP與FPGA間數(shù)據(jù)傳輸

DSP與FPGA之間通過DSP的EMIFA 接口連接，F(xiàn)PGA內(nèi)開辟FIFO 或者寄存器，DSP通過EMIFA讀寫FIFO或寄存器內(nèi)的數(shù)據(jù)實現(xiàn)數(shù)據(jù)傳輸。本系統(tǒng)中分別開辟原始視頻FIFO(Y/Cb/Cr 3個)、壓縮視頻FIFO和遙控指令寄存器，對應(yīng)于DSP中的5個地址空間，以地址線的最高3位進行區(qū)分?？紤]到最大數(shù)據(jù)吞吐率為原始視頻的傳遞，EMIFA 數(shù)據(jù)寬度設(shè)為32位，數(shù)據(jù)時鐘選取4O M Hz。

3)遙控及遙測

本系統(tǒng)中可接受地面測控站傳遞的上行遙控指令，通過改變采樣方式，對視頻分辨率進行切換，包括QCIF(176×144)、CIF(352×288)、標清(720×576)和高清(1 280×720)4種模式。同時可根據(jù)遙控指令改變編碼算法中的參數(shù)，進而實現(xiàn)視頻數(shù)據(jù)的碼率控制，分為最高至最低5個碼率等級。