新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 一種以CPLD為核心處理電路的數(shù)字電壓表設計

一種以CPLD為核心處理電路的數(shù)字電壓表設計

作者: 時間:2010-09-03 來源:網(wǎng)絡 收藏

  3 系統(tǒng)測試與分析

  3.1 測試工具

  測試工具包含GOS-6031 30 MHz雙蹤示波器,Agilent34401A 6位半。

  3.2 測試結果

  3.2.1 積分波形輸出

  經(jīng)測試調(diào)整后未發(fā)現(xiàn)明顯失真。

  3.2.2 電壓測量

  采用6位半電壓表進行校準,結果如表1所示。

實驗結果

  由以上數(shù)據(jù)可以看出,設計已完全達到了誤差小于等于O.05%±5個字和分辨率為O.1 mV的要求。

  4 結語

  該設計較好地實現(xiàn)了所要求的功能,從測試結果看,測量誤差較小、分辨率較高。由于采用了在很大程度上減小了環(huán)境干擾。當然該設計還有需要改進的地方,如可增加自動校零功能等。


上一頁 1 2 3 4 5 6 下一頁

評論


相關推薦

技術專區(qū)

關閉