基于CPLD的IEEE1149.1 USB下載電纜設(shè)計(jì)
引 言
隨著片上系統(tǒng)(SoC,System on Chip)時(shí)代的到來(lái),包括復(fù)雜可編程邏輯器件(CPLD,Complex ProgrammableLogic Devi(e)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA,F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn)),應(yīng)用越來(lái)越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。
本文研究基于IEEEll49.1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對(duì)Altera公司的FPGA器件Cy-ckone,通過(guò)分析它的邊界掃描測(cè)試結(jié)構(gòu)和各種JTAG指令,研究它的編程過(guò)程和編程特點(diǎn),并提出設(shè)計(jì)方案。在接口電路硬件設(shè)計(jì)中,選用FTDI公司的USB控制芯片F(xiàn)T2蠣BM,實(shí)現(xiàn)USB物理層和鏈路層協(xié)議的解析;Altera公司的可編程邏輯器件EPM7064實(shí)現(xiàn)接口邏輯。與傳統(tǒng)的基于PC并口的下載電纜相比,本設(shè)計(jì)的USB下載接口電路具有支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害、編程速度快等明顯優(yōu)點(diǎn)。
目前已開(kāi)發(fā)的USB下載線一般需要在主機(jī)端另行設(shè)計(jì)軟件來(lái)控制與下載線及目標(biāo)器件之間的通信和數(shù)據(jù)傳送;但是這樣不僅繁瑣,而且可能由于PC機(jī)操作系統(tǒng)的不同而影響兼容性。本文討論的USB下載線能在A1tera公司的QuartusII開(kāi)發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件。
1 系統(tǒng)結(jié)構(gòu)及工作原理
接口電路的整體結(jié)構(gòu)框圖如圖l所示。由于USB下載電路涉及了IEEEll49.1標(biāo)準(zhǔn)和USB協(xié)議,所以接口電路主要包含兩大部分。一部分是USB接口,它連接主機(jī)和可編程邏輯器件,主要功能是進(jìn)行USB和并行I/O口之間的數(shù)據(jù)格式轉(zhuǎn)換,用USB控制芯片實(shí)現(xiàn)。另一部分是JTAG接口,它連接USB控制芯片和需要編程的邏輯器件,主要功能是進(jìn)行并行I/O口和JTAG之間數(shù)據(jù)的轉(zhuǎn)換,轉(zhuǎn)換邏輯通過(guò)對(duì)可編程邏輯器件進(jìn)行設(shè)計(jì)來(lái)實(shí)現(xiàn)。其他還包括一些必要的時(shí)鐘電路和電壓轉(zhuǎn)換電路。
從主機(jī)傳來(lái)的USB數(shù)據(jù),由USB控制芯片轉(zhuǎn)換為8位并行數(shù)據(jù),經(jīng)數(shù)據(jù)總線送到CPLD的可編程I/O引腳。CPLD的數(shù)據(jù)也可以通過(guò)數(shù)據(jù)總線送回USB控制芯片,然后轉(zhuǎn)換為USB的數(shù)據(jù)格式傳回主機(jī)。CPLD收到USB控制芯片傳送來(lái)的數(shù)據(jù)后,對(duì)數(shù)據(jù)進(jìn)行解析,然后轉(zhuǎn)換為符合IEEEll49.1標(biāo)準(zhǔn)的編程數(shù)據(jù)和指令,從TCK、TMS和TDI串行輸出到要編程的可編程邏輯器件。從可編程邏輯器件返回的符合IEEEll49.1標(biāo)準(zhǔn)的校驗(yàn)數(shù)據(jù)從TDO串行輸入到CPLD,轉(zhuǎn)換為8位并行數(shù)據(jù)傳送給USB控制芯片,最后返回主機(jī)進(jìn)行校驗(yàn)。
評(píng)論