新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于CPLD的IEEE1149.1 USB下載電纜設計

基于CPLD的IEEE1149.1 USB下載電纜設計

作者: 時間:2010-05-06 來源:網(wǎng)絡 收藏

  (1)識別USB下載接口

  Quanus II編程器通過PC的USB接口向FT245BM依次發(fā)7e、7f、7c三個數(shù)據(jù)。FT245BM經(jīng)PC的USB接口向編程器依次返回3個數(shù)據(jù)03。在編程器收到返回的3個03以后,編程器就識別此USB下載接口電路為它的下載硬件平臺。

  (2)測試BST電路

  測試包括以下幾個方面:

復位測試;
指令寄存器移位測試;
標志寄存器移位測試。
  (3)下載編程數(shù)據(jù)

  這個步驟把所有的編程數(shù)據(jù)從PC下載進可編程邏輯器件的配置存儲器。因為這一步驟下載的編程數(shù)據(jù)龐大,所以下載時采用特快模式,并且不進行校驗,避免影響下載速度。下載選用的指令是Ahcra公司自己定義的DOWNLOAD指令(00 0000 0010)。

  (4)內(nèi)建自測試

  內(nèi)建自測試是在電路內(nèi)部建立測試生成、施加、分析和測試控制結(jié)構(gòu),使得電路能夠測試自己。

  (5)校驗器件的IDCODE

  在整個編程流程結(jié)束以前,再一次校驗器件的ID—CODE,確認器件的BST電路在下載編程數(shù)據(jù)后足否工作正常。這一步的過程和標志寄存器移位測試完全相同。

  (6)返回測試邏輯復位狀態(tài)

  保持TMS為高6個TCK周期,使TAP控制器進入測試邏輯復位狀態(tài),并且讓TMS保持為高電平,以保持測試邏輯復位狀態(tài)。這樣器件的測試邏輯失效,器件的核心邏輯開始正常工作。

  結(jié)語

  本文所討論的USB數(shù)據(jù)下載線能在Altera公司的QuartusII開發(fā)環(huán)境下直接使用,無須另行開發(fā)主機端通信程序。與傳統(tǒng)并幾的編程方式相比,優(yōu)勢十分明顯:支持熱插拔,使用更方便;體積更小,攜帶方便;編程速度更快,節(jié)約時間。為國際數(shù)字系統(tǒng)設計領域內(nèi)正蓬勃興起的在線編程(ISP)技術(shù)的推廣與發(fā)展提供了有力的支持。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA CPLD USB下載電纜 IEEE1149.1

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉