新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA和USB2.0的高速CCD聲光信號(hào)采集系統(tǒng)

基于FPGA和USB2.0的高速CCD聲光信號(hào)采集系統(tǒng)

作者: 時(shí)間:2010-03-17 來源:網(wǎng)絡(luò) 收藏

  0 引 言

  在現(xiàn)代通信和雷達(dá)領(lǐng)域中,寬帶、高增益、實(shí)時(shí)并行處理是現(xiàn)代接收機(jī)的重要標(biāo)志。因而,這種具有高速并行處理能力和特有的大帶寬性能的聲光處理系統(tǒng)具有巨大的潛在優(yōu)勢(shì)。以聲光器件為基礎(chǔ)的接收機(jī)除了具有寬帶、高增益、實(shí)時(shí)并行處理等特點(diǎn)外,還具有容量大,體積小,功耗低等優(yōu)點(diǎn)。因而,采用聲光信號(hào)處理技術(shù)解決帶寬、高增益和實(shí)時(shí)并行處理問題具有重要意義,聲光信號(hào)的采集系統(tǒng)的設(shè)計(jì)是整個(gè)聲光系統(tǒng)關(guān)鍵之一。這里設(shè)計(jì)了一個(gè)基于和USB 2.0的系統(tǒng),為提供了硬件平臺(tái)。

  1 系統(tǒng)概述

  系統(tǒng)框圖如圖1所示。系統(tǒng)主要由CCD聲光信號(hào)采集模塊、A/D轉(zhuǎn)換模塊、驅(qū)動(dòng)和控制模塊及USB接口傳輸模塊四部分組成。

聲光信號(hào)采集系統(tǒng)框圖

  系統(tǒng)上電后,USB設(shè)備按照上位機(jī)的命令完成對(duì)。數(shù)據(jù)采集參數(shù)的初始化設(shè)置及采集控制。RL2048P在驅(qū)動(dòng)時(shí)序的嚴(yán)格控制下工作,采集的模擬信號(hào)經(jīng)專用CCD信號(hào)處理芯片AD9822的相關(guān)雙采樣及模/數(shù)轉(zhuǎn)換后,緩存在EP2C35內(nèi)部配置的FIFO中,然后判斷當(dāng)FIFO中的數(shù)據(jù)達(dá)到2 048 B時(shí),向USB控制器CY7C68013A中異步寫數(shù)據(jù),由于USB設(shè)置自動(dòng)IN模式,可以直接把FIFO中數(shù)據(jù)傳輸?shù)絇C上位機(jī)硬盤文件中,因而可完成CCD聲光信號(hào)的采集、傳輸及存儲(chǔ)。

  2 系統(tǒng)各模塊設(shè)計(jì)

  系統(tǒng)各模塊設(shè)計(jì)為:

  FPGA驅(qū)動(dòng)及控制模塊 系統(tǒng)采用Altera公司的CycloneⅡ系列。EP2C35F672C6芯片,具有高性價(jià)比及豐富的邏輯資源,可滿足系統(tǒng)的要求。有4個(gè)PLL,33 216個(gè)LE,48 KB存儲(chǔ)器資源,可以配置成各種模式的ROM,RAM及。FIFO,35個(gè)18×18的專用乘法器。FPGA的主要功能是產(chǎn)生RL2048P驅(qū)動(dòng)時(shí)序,控制AD9822采樣及對(duì)其寄存器實(shí)現(xiàn)串行編程,內(nèi)部配置FIFO緩存數(shù)據(jù)以及與USB接口通信,并傳輸數(shù)據(jù)到上位機(jī)中。

  CCD聲光信號(hào)采集模塊 選用PerkinElmer公司的RL2048P線陣CCD。該芯片主要用于高速信號(hào)采集,2 048個(gè)有效像元,具有高靈敏度、大動(dòng)態(tài)范圍、寬光譜范圍等特點(diǎn),最高工作頻率為40 MHz,該系統(tǒng)設(shè)計(jì)為10 MHz。EP2C35的時(shí)序驅(qū)動(dòng)輸出是3.3 V的LVTTL電平,不能直接驅(qū)動(dòng)RL2048P(多電平要求)。因此,使用DG642和74FCT16244TV芯片完成電平轉(zhuǎn)換,增強(qiáng)驅(qū)動(dòng)能力。圖2為RL2048P驅(qū)動(dòng)時(shí)序圖;圖3為使用Verilog HDL編寫驅(qū)動(dòng)時(shí)序的QuartusⅡ仿真。由比較可見,設(shè)計(jì)完全能滿足時(shí)序的嚴(yán)格要求。

時(shí)序圖及仿真


上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉