讓“您”居于FPGA的用戶專用設(shè)計(jì)環(huán)境中

嵌入式設(shè)計(jì)人員需要一種新的設(shè)計(jì)方法，讓他們能夠快速配置硬件平臺(tái)，并創(chuàng)建包括適當(dāng)?shù)膸?kù)、自動(dòng)生成的設(shè)備驅(qū)動(dòng)程序及完整開發(fā)板支持套件的定制軟件設(shè)計(jì)方案。這種高效環(huán)境能加速開發(fā)進(jìn)程，節(jié)約開發(fā)時(shí)間，從而避免容易出錯(cuò)的手動(dòng)操作。此外，設(shè)計(jì)人員還要能夠創(chuàng)建自己的定制處理平臺(tái)，將外部功能集成到 FPGA 中，從而降低系統(tǒng)成本。這可幫助他們?cè)谙到y(tǒng)特性與尺寸間，以及軟／硬件特性間實(shí)現(xiàn)最佳平衡，從而實(shí)現(xiàn)最高性價(jià)比。

下面，我們就來(lái)談?wù)?DSP 設(shè)計(jì)流程。為了幫助在 FPGA 中實(shí)施復(fù)雜算法的算法開發(fā)人員，我們要為設(shè)計(jì)人員提供高度自動(dòng)化的流程，而且即便設(shè)計(jì)人員不熟悉硬件描述語(yǔ)言，也不影響設(shè)計(jì)工作。設(shè)計(jì)人員應(yīng)當(dāng)在整體系統(tǒng)開發(fā)流程早期階段就能使用 DSP 設(shè)計(jì)環(huán)境來(lái)開發(fā)高級(jí)算法的硬件解決方案，或組裝全套 DSP 系統(tǒng)，便于生產(chǎn)。

比方說(shuō)，一名 DSP 設(shè)計(jì)人員用 The MathWorks 推出的 Simulink 開始基于模型的設(shè)計(jì)工作。首先，他用一系列模塊開始工作，這些模塊代表著其所用算法的高級(jí)數(shù)據(jù)流程。接下來(lái)，他要在 FPGA 中實(shí)施設(shè)計(jì)方案。他在 Simulink 環(huán)境中啟用工具，用廠商提供的 DSP IP 生成構(gòu)建下一階段模型的模塊，并用 Simulink 或 MATLAB 實(shí)施并驗(yàn)證，完成基準(zhǔn)測(cè)試。

DSP設(shè)計(jì)流程通常包括以下步驟：

?用 The MathWorks推出的業(yè)界標(biāo)準(zhǔn)工具配合賽靈思的 System Generator與AccelDSP 綜合工具開發(fā)并驗(yàn)證硬件模型。
?生成 HDL 位和周期仿真精確的電路圖，也就是說(shuō)，其行為確保符合原始模型中的功能。
?設(shè)計(jì)綜合并生成比特流，用于 FPGA 的編程?，F(xiàn)在FPGA 設(shè)計(jì)人員無(wú)需將 DSP 工程師或系統(tǒng)架構(gòu)師的設(shè)計(jì)方案轉(zhuǎn)變?yōu)?HDL，從而避免了既耗時(shí)且容易出錯(cuò)的步驟。

在本模型中，設(shè)計(jì)人員可使用過(guò)濾器，過(guò)濾器的系數(shù)需要適應(yīng)于即將通過(guò)系統(tǒng)的數(shù)據(jù)，因此我們可通過(guò)共享存儲(chǔ)器向過(guò)濾器添加處理器組件。利用賽靈思工具，設(shè)計(jì)人員還能在系統(tǒng)生成器中調(diào)用軟件開發(fā)套件，編寫一些C代碼，以便根據(jù)數(shù)據(jù)更新系數(shù)，并編輯整個(gè)模塊，將其下載到開發(fā)板上進(jìn)行實(shí)時(shí)調(diào)試，仍用 SimuLink 或 MATLAB 測(cè)試基準(zhǔn)實(shí)現(xiàn)硬件協(xié)同仿真。最后，如需要修改某些 C 代碼的話，設(shè)計(jì)人員可即時(shí)進(jìn)行修改，且無(wú)需對(duì)設(shè)計(jì)方案進(jìn)行再編譯。

系統(tǒng)架構(gòu)師的角色就是完成整個(gè)設(shè)計(jì)工作，根據(jù)設(shè)計(jì)方案的復(fù)雜程度，架構(gòu)師可能需要在嵌入式、DSP 和 RTL等領(lǐng)域跨領(lǐng)域工作。這時(shí)，F(xiàn)PGA廠商就需要提供系統(tǒng)級(jí)和RTL級(jí)工具。

系統(tǒng)設(shè)計(jì)的理念需要集成不同領(lǐng)域的技術(shù)知識(shí)，在 FPGA 中更好地利用資源。隨著應(yīng)用對(duì) DSP 功能的依賴程度越來(lái)越高，我們可讓處理器充分利用加速器的作用，從而大幅提高性能。事實(shí)上，F(xiàn)PGA 專用系統(tǒng)設(shè)計(jì)的一大優(yōu)勢(shì)就在于它能執(zhí)行系統(tǒng)分區(qū)，控制軟硬件實(shí)施的平衡。對(duì)許多用戶來(lái)說(shuō)，已經(jīng)沒(méi)必要對(duì)低級(jí) HDL 語(yǔ)言進(jìn)行算法優(yōu)化。

FPGA 為設(shè)計(jì)、實(shí)施和修改片上系統(tǒng)級(jí)硬件提供了高度的靈活性，在目前全球產(chǎn)業(yè)面臨巨大壓力的情況下，這種靈活性對(duì)設(shè)計(jì)人員尤為重要，而且正不斷服務(wù)于更多的產(chǎn)業(yè)、公司和工程師。甚至在產(chǎn)品的設(shè)計(jì)階段，電子系統(tǒng)的設(shè)計(jì)人員就面臨著不斷加劇的商業(yè)挑戰(zhàn)和日益苛刻的產(chǎn)品要求，所以必須利用 FPGA 來(lái)解決難題，否則就難以工作。FPGA 廠商要與合作伙伴一道致力于提供新的設(shè)計(jì)方法，幫助客戶跟上快速發(fā)展的業(yè)務(wù)和產(chǎn)品要求的步伐，不斷實(shí)現(xiàn)進(jìn)步。 不僅要滿足 FPGA 硅芯片的發(fā)展要求，還要滿足相關(guān)工具發(fā)展的要求，從而提供更加以市場(chǎng)為導(dǎo)向的、用戶更加友好的設(shè)計(jì)體驗(yàn)。