驗(yàn)證FPGA設(shè)計(jì)：模擬，仿真，還是碰運(yùn)氣？

現(xiàn)在的許多FPGA用戶工作中都要用到模擬。但是，什么時(shí)候才能不用模擬，直接將設(shè)計(jì)放到芯片里？

　　要點(diǎn)
　　* 大型FPGA設(shè)計(jì)中需要采取類似于 ASIC設(shè)計(jì)的流程。
　　* 在驗(yàn)證流程中，有必要將模擬和基于FPGA的仿真混合使用。
　　* 對(duì)于模擬和仿真的混合尚無公認(rèn)的指導(dǎo)性方法。
　　* 通過簡短的調(diào)查，提出了一種可為大家接受的驗(yàn)證先進(jìn)FPGA設(shè)計(jì)的建議方法。

　　曾幾何時(shí)，要驗(yàn)證 FPGA 的邏輯設(shè)計(jì)，可以先編譯、寫入，然后按下評(píng)估板上的復(fù)位按鈕。但是，隨著FPGA規(guī)模的增大，這種被Xilinx公司軟件產(chǎn)品營銷總監(jiān)Hitesh Patel 稱為“blow and go”（逃生法）的驗(yàn)證方式已不能滿足要求。要做出一個(gè)近乎完美的有百萬個(gè)門的設(shè)計(jì)，達(dá)到可以從封裝引腳就可以調(diào)試的地步，成功的機(jī)會(huì)非常之渺茫。因此，F(xiàn)PGA設(shè)計(jì)組也開始采取ASIC設(shè)計(jì)組已使用多年的方法，采用基于軟件的設(shè)計(jì)模擬。

　　但是這種方法也引出了一系列重要的問題： FPGA設(shè)計(jì)中模擬的作用應(yīng)該跟在ASIC設(shè)計(jì)中一樣嗎？驗(yàn)證人員是否還是要在某個(gè)時(shí)刻將設(shè)計(jì)裝入產(chǎn)品FPGA并馬上開始測試它？如果是這樣，這個(gè)時(shí)刻是在什么時(shí)候？為了弄清設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在都在做什么，我們?cè)儐柫艘恍┕ぷ髦信cFPGA用戶關(guān)系最緊密的人。作為參考，我們還詢問了幾個(gè)在驗(yàn)證過程中采用FPGA原型來進(jìn)行ASIC設(shè)計(jì)團(tuán)隊(duì)，以了解他們的意見。