Virtex-5 LXl10的ASlC原型開(kāi)發(fā)平臺(tái)設(shè)計(jì)

　　引 言

　　目前ASIC設(shè)計(jì)的規(guī)模在不斷擴(kuò)大、復(fù)雜度在不斷增加，與此同時(shí)，日益激烈的競(jìng)爭(zhēng)使得今天的電子產(chǎn)品市場(chǎng)對(duì)產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間極為敏感。如何提高驗(yàn)證的效率已成為一個(gè)巨大的挑戰(zhàn)。當(dāng)前對(duì)ASIC設(shè)計(jì)者開(kāi)放的3個(gè)主要驗(yàn)證選擇是仿真(emulation)、模擬(simulation)和FPGA原型(prototypes)開(kāi)發(fā)。隨著FPGA的門數(shù)越來(lái)越高，功能越來(lái)越強(qiáng)大，使其成為了ASIC驗(yàn)證的強(qiáng)有力工具。

　　Virtex一5 LX系列是Xilinx公司推出的新一代65nm工藝FPGA。它與上一代90 nm的FPGA相比，速度平均提高30％，容量增加65％；同時(shí)動(dòng)態(tài)功耗降低35％，靜態(tài)功耗保持同樣低，使用面積減小45％。Virtex一5 LX系列還通過(guò)性能優(yōu)化的IP模塊擁有了550 MHz時(shí)鐘技術(shù)。高性能的SelectIO特性，提供了到667 Mbps DDR2SDRAM和1 200 Mbps QDR II SRAM等外部存儲(chǔ)器的最快連接。

　　本文基于Viitex一5 LX110驗(yàn)證平臺(tái)的設(shè)計(jì)，探索了高性能FPGA硬件系統(tǒng)設(shè)計(jì)的一般性方法及流程，以提高FPGA的系統(tǒng)性能。

　　1 系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)

　　利用FPGA可以很好地對(duì)ASIC的功能進(jìn)行驗(yàn)證。通過(guò)常年對(duì)AISC原型驗(yàn)證平臺(tái)的設(shè)計(jì)和測(cè)試發(fā)現(xiàn)，對(duì)于某些ASIC，特別是用于通信領(lǐng)域的ASIC，如果能夠在原型驗(yàn)證階段就可以在實(shí)際環(huán)境中對(duì)其性能進(jìn)行嚴(yán)格的評(píng)估，對(duì)其采用的算法進(jìn)行驗(yàn)證，便能夠很好地保證芯片的性能，從而加快產(chǎn)品的上市時(shí)間。利用通用的FPGA驗(yàn)證平臺(tái)，例如DiniGroup，其價(jià)格昂貴且與系統(tǒng)進(jìn)行互聯(lián)也比較困難，不滿足對(duì)系統(tǒng)進(jìn)行現(xiàn)場(chǎng)測(cè)試的高度集成性和便攜性的要求。解決這一問(wèn)題的最好方法就是，根據(jù)需求直接將FPGA集成到系統(tǒng)當(dāng)中，設(shè)計(jì)出適用于現(xiàn)場(chǎng)評(píng)估測(cè)試的單板驗(yàn)證平臺(tái)。

　　1．1 系統(tǒng)資源評(píng)估

　　(1)FPGA資源

　　Virtex一5 LX110包含17 280個(gè)Slice，110 592個(gè)log—ic cell，12個(gè)DCM和6個(gè)PLL；提供高達(dá)800個(gè)I／O引腳，23個(gè)I／O板塊，其中每個(gè)I／O都可設(shè)置成差分輸出。LX110支持多種I／O類型，需要根據(jù)系統(tǒng)不同模塊的輸入／輸出特性選擇合適的I／O類型，并將所用到的I／O進(jìn)行合理的布局規(guī)劃。各種不同I／0類型的電氣特性約束嚴(yán)格限制了引腳位置的指定，同時(shí)I／O引腳的引出位置影響到BGA封裝的板級(jí)走線，因此需要綜合考慮以便對(duì)I／O引腳資源進(jìn)行合理的劃分。

　　(2)時(shí)鐘分布

　　系統(tǒng)中的時(shí)鐘信號(hào)通常是串?dāng)_和EMI問(wèn)題的根源，因此需要對(duì)其進(jìn)行合理的規(guī)劃。時(shí)鐘信號(hào)的完整性是保證系統(tǒng)正常工作的重要因素，在仿真中特別需要關(guān)注。利用FPGA提供的DCM資源可以減少系統(tǒng)所需的時(shí)鐘信號(hào)器件，從而減少板級(jí)時(shí)鐘網(wǎng)絡(luò)。PCB布線時(shí)應(yīng)注意將時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)進(jìn)行隔離，以避免串?dāng)_的產(chǎn)生。

　　(3)FPGA配置模塊

　　設(shè)計(jì)合理、適用的FPGA配置方案。Virtex一5提供的配置模式多達(dá)8種，本設(shè)計(jì)選用Xilinx公司提供的PROM配置芯片，通過(guò)JTAG接口將配置文件寫入PROM中，系統(tǒng)上電后FPGA和PROM按所設(shè)定的配置模式將配置文件從PROM下載到FPGA里，利用FPOA+PROM的組合可以有效地簡(jiǎn)化配置電路設(shè)計(jì)。此外還可以通過(guò)JTAG接口對(duì)FPGA進(jìn)行在線配置。

　　(4)模數(shù)轉(zhuǎn)換模塊

　　系統(tǒng)集成高速雙路模數(shù)轉(zhuǎn)換器，支持高達(dá)105 Msps的采樣速率，每路10位輸出。

　　(5)I／O接口模塊

　　系統(tǒng)為各種不同的I／O類型提供了相應(yīng)的接口，支持LVCMOS33、LVCMOS25、LVDS_25類型的I／O。

　　(6)電源管理模塊

　　FPGA所需電源主要有3個(gè)：內(nèi)核電壓(VCCINT)、I／O電壓(VCCO)、輔助電路電壓(VCCAUX)。其他如A／D電壓、FPGA配置芯片電源(內(nèi)核電壓和I／O電壓)、板級(jí)所需的時(shí)鐘電路供電及指示燈供電電壓，總共需提供8個(gè)電源。系統(tǒng)功能框圖如圖1所示。

　　

　　1．2 原理圖符號(hào)生成

　　FPGA的可定制特性需要按特定應(yīng)用進(jìn)行原理圖符號(hào)生成。首先，從特殊用途引腳的指定開(kāi)始，例如電源、地引腳、參考電壓引腳以及配置引腳等。只有對(duì)這些引腳的正確指定才能保證PCB布板及走線的正確連接。下一步是將邏輯I／0和封裝形式連接起來(lái)，可以利用FPGA的設(shè)計(jì)開(kāi)發(fā)環(huán)境來(lái)指定，然后導(dǎo)入到PCB布板環(huán)境中。在FPGA的設(shè)計(jì)開(kāi)發(fā)環(huán)境中，用戶可以利用圖形界面對(duì)引腳進(jìn)行指定，然后在實(shí)現(xiàn)過(guò)程中，F(xiàn)PGA布局布線工具能自動(dòng)地對(duì)引腳進(jìn)行指定。在FPGA的設(shè)計(jì)開(kāi)發(fā)環(huán)境中，能夠進(jìn)行DRC檢驗(yàn)以保證引腳的合法性。

上一頁(yè) 1 2 3 4 下一頁(yè)