Virtex-5 LXl10的ASlC原型開(kāi)發(fā)平臺(tái)設(shè)計(jì)

　　XPower Estimater是一款基于Excel的軟件，通過(guò)對(duì)設(shè)計(jì)資源的利用，包括邏輯資源、DCM、PLL、I／0類(lèi)型、觸發(fā)率(toggling rate)，以及其他與FPGA設(shè)計(jì)密切相關(guān)的信息，對(duì)FPGA的功耗進(jìn)行估算。圖4為利用XPE進(jìn)行設(shè)計(jì)功耗估算的截圖。

　　1．5 信號(hào)完整性分析

　　在時(shí)域和頻域?qū)υO(shè)計(jì)的連接拓?fù)浣Y(jié)構(gòu)(PCB疊層、驅(qū)動(dòng)端、接收端、連接器、通孔等等)進(jìn)行信號(hào)完整性分析，目的是要評(píng)估和減小信號(hào)從驅(qū)動(dòng)端到接收端的反射、串?dāng)_以及EMI／EMC等問(wèn)題。通過(guò)仿真分析得到的約束形式能有效指導(dǎo)PCB布局布線工具進(jìn)行l(wèi)ayout設(shè)計(jì)。進(jìn)行信號(hào)完整性分析，首先要確定與FPGA相接的外圍器件的I／O特性及其約束，進(jìn)而對(duì)FPGA采用何種I／0類(lèi)型以及端接匹配機(jī)制有一個(gè)大致的了解，然后是通過(guò)仿真對(duì)采用的I／O類(lèi)型及端接電路的各個(gè)參數(shù)進(jìn)行定義及優(yōu)化。

　　(1)前仿真　

　　S1分析一般主要從高速信號(hào)、對(duì)時(shí)序要求較高的信號(hào)、走線最長(zhǎng)的信號(hào)、負(fù)載最多的信號(hào)開(kāi)始，因?yàn)檫@些信號(hào)線通常最容易引起SI問(wèn)題。確定關(guān)鍵信號(hào)在仿真環(huán)境中建立起相應(yīng)的拓?fù)淠Ｐ汀?P>　　通過(guò)仿真能定義出最長(zhǎng)連接走線以及其他滿(mǎn)足噪聲裕量(匹配電路、端接方式等)的網(wǎng)絡(luò)屬性。確定FPGA驅(qū)動(dòng)緩沖特性，例如I／O標(biāo)準(zhǔn)、驅(qū)動(dòng)能力以及回轉(zhuǎn)率，使信號(hào)完整性問(wèn)題、EMI／EMC問(wèn)題最小化，同樣也對(duì)接收端I／0屬性進(jìn)行定義。進(jìn)行串?dāng)_仿真以保證相鄰走線不會(huì)引起串?dāng)_問(wèn)題。定義端節(jié)匹配方式。

　　圖5、6是對(duì)時(shí)鐘網(wǎng)絡(luò)匹配前和匹配后進(jìn)行的仿真圖形對(duì)比。