利用8051內(nèi)核使SoC設(shè)計(jì)不再?gòu)?fù)雜的模擬仿真

在前面描述中可以看到，在該芯片設(shè)計(jì)中由于采用標(biāo)準(zhǔn)的8051核，其指令系統(tǒng)和體系結(jié)構(gòu)基本沒有改變，但其中一些特殊寄存器與外圍模塊之間建立了映射關(guān)系，中斷源也得到了擴(kuò)充。因此，驗(yàn)證和仿真器的設(shè)計(jì)關(guān)鍵在于能否正確反映這些寄存器的狀態(tài)或通過(guò)寄存器控制這些外圍模塊的工作。

在系統(tǒng)芯片設(shè)計(jì)流程中，仿真器的設(shè)計(jì)與芯片設(shè)計(jì)同步甚至要提前，因此沒有現(xiàn)成的CPU芯片作仿真器核心；而簡(jiǎn)單地將CPU與FSK、DTMF、CAS等功能芯片組合起來(lái)替代該CPU芯片，不能實(shí)現(xiàn)完全仿真和模擬，特別是無(wú)法獲得外圍模擬模塊的狀態(tài)。

在這里，我們采用FPGA和FSK、DTMF、CAS等功能芯片組合成模擬CPU來(lái)替代所設(shè)計(jì)的系統(tǒng)芯片，系統(tǒng)結(jié)構(gòu)可參照?qǐng)D3。圖3中，8051核及數(shù)字接口部分由FPGA實(shí)現(xiàn)；CID部分中，F(xiàn)SK、DTMF、CAS、振鈴檢測(cè)等模塊則由相應(yīng)硬件模塊實(shí)現(xiàn)。

圖3 短消息系統(tǒng)芯片仿真方案圖

FSK、DTMF、CAS、振鈴檢測(cè)等模塊通過(guò)接口與FPGA中8051相應(yīng)寄存器對(duì)應(yīng)，這樣在這些外圍模塊動(dòng)作的同時(shí)，在8051寄存器中都能正確映射；反之FPGA中相應(yīng)寄存器的改變，會(huì)引起這些外圍模塊的動(dòng)作。

圖3是建立在通用8051仿真器上的短消息系統(tǒng)芯片仿真方案。模擬CPU模塊集成了FPGA和CID部分芯片和電路，該模塊采用與8051定義一致的引腳與仿真板相連。對(duì)于仿真板來(lái)說(shuō)，該模塊的命令和操作與標(biāo)準(zhǔn)8051是一致的，因此通用的仿真和集成環(huán)境不需要改變。仿真接口由通用8051仿真接口和模擬CPU模塊中的CID外接信號(hào)共同組成，其引腳封裝定義與系統(tǒng)芯片一致。這樣通過(guò)通用仿真集成環(huán)境可以觀察和控制CID部分電路，從而實(shí)現(xiàn)了對(duì)整個(gè)短信息系統(tǒng)芯片的完全驗(yàn)證和仿真。

采用該方法，具有以下優(yōu)點(diǎn)：

◇ 實(shí)現(xiàn)了對(duì)該SoC芯片系統(tǒng)功能的驗(yàn)證;

◇ 完全兼容現(xiàn)有集成開發(fā)和仿真環(huán)境;

◇ 簡(jiǎn)化了數(shù)模混合設(shè)計(jì)的驗(yàn)證問(wèn)題;

◇ 經(jīng)過(guò)改進(jìn)，可以利用通用仿真器仿真和調(diào)試硬件、軟件;

◇ 由于FPGA可以隨著芯片的改進(jìn)而重新編程，因此增大了設(shè)計(jì)和驗(yàn)證的靈活性;

◇ 縮短了開發(fā)時(shí)間，加快芯片上市時(shí)間。

4 結(jié)論

利用該方案構(gòu)成的系統(tǒng)芯片驗(yàn)證和仿真方案已經(jīng)在我們的設(shè)計(jì)中得到了應(yīng)用。事實(shí)上，利用該方案的思想不僅可以實(shí)現(xiàn)基于8051核系統(tǒng)芯片的驗(yàn)證和仿真，其它系統(tǒng)芯片的驗(yàn)證和仿真也是可以借鑒的。