新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 布局在電源模塊中低電磁干擾的精確設(shè)計(jì)方案

布局在電源模塊中低電磁干擾的精確設(shè)計(jì)方案

作者: 時(shí)間:2013-11-28 來源:網(wǎng)絡(luò) 收藏

電源設(shè)計(jì)中即使是普通的直流到直流開關(guān)轉(zhuǎn)換器的設(shè)計(jì)都會(huì)出現(xiàn)一系列問題,尤其在高功率電源設(shè)計(jì)中更是如此。除功能性考慮以外,工程師必須保證設(shè)計(jì)的魯棒性,以符合成本目標(biāo)要求以及熱性能和空間限制,當(dāng)然同時(shí)還要保證設(shè)計(jì)的進(jìn)度。另外,出于產(chǎn)品規(guī)范和系統(tǒng)性能的考慮,電源產(chǎn)生的電磁干擾(EMI)必須足夠低。不過,電源的電磁干擾水平卻是設(shè)計(jì)中最難精確預(yù)計(jì)的項(xiàng)目。有些人甚至認(rèn)為這簡(jiǎn)直是不可能的,設(shè)計(jì)人員能做的最多就是在設(shè)計(jì)中進(jìn)行充分考慮,尤其在布局時(shí)。

本文引用地址:http://m.butianyuan.cn/article/227766.htm

盡管本文所討論的原理適用于廣泛的電源設(shè)計(jì),但我們?cè)诖酥魂P(guān)注直流到直流的轉(zhuǎn)換器,因?yàn)樗膽?yīng)用相當(dāng)廣泛,幾乎每一位硬件工程師都會(huì)接觸到與它相關(guān)的工作,說不定什么時(shí)候就必須設(shè)計(jì)一個(gè)電源轉(zhuǎn)換器。本文中我們將考慮與設(shè)計(jì)相關(guān)的兩種常見的折中方案;熱性能、電磁干擾以及與PCB布局和電磁干擾相關(guān)的方案尺寸等。文中我們將使用一個(gè)簡(jiǎn)單的降壓轉(zhuǎn)換器做例子,如圖1所示。

布局在電源模塊中低電磁干擾的精確設(shè)計(jì)方案


圖1.普通的降壓轉(zhuǎn)換器

在頻域內(nèi)測(cè)量輻射和傳導(dǎo)電磁干擾,這就是對(duì)已知波形做傅里葉級(jí)數(shù)展開,本文中我們著重考慮輻射電磁干擾性能。在同步降壓轉(zhuǎn)換器中,引起電磁干擾的主要開關(guān)波形是由Q1和Q2產(chǎn)生的,也就是每個(gè)場(chǎng)效應(yīng)管在其各自導(dǎo)通周期內(nèi)從漏極到源極的電流di/dt.圖2所示的電流波形(Q和Q2on)不是很規(guī)則的梯形,但是我們的操作自由度也就更大,因?yàn)閷?dǎo)體電流的過渡相對(duì)較慢,所以可以應(yīng)用Henry Ott經(jīng)典著作《電子系統(tǒng)中的噪聲降低技術(shù)》中的公式1.我們發(fā)現(xiàn),對(duì)于一個(gè)類似的波形,其上升和下降時(shí)間會(huì)直接影響諧波振幅或傅里葉系數(shù)(In)。

布局在電源模塊中低電磁干擾的精確設(shè)計(jì)方案


圖2.Q1和Q2的波形In=2IdSin(nπd)/nπd ×Sin(nπtr/T)/nπtr/T (1)

其中,n是諧波級(jí)次,T是周期,I是波形的峰值電流強(qiáng)度,d是占空比,而tr是tr或tf的最小值。

在實(shí)際應(yīng)用中,極有可能會(huì)同時(shí)遇到奇次和偶次諧波發(fā)射。如果只產(chǎn)生奇次諧波,那么波形的占空比必須精確為50%.而實(shí)際情況中極少有這樣的占空比精度。

諧波系列的電磁干擾幅度受Q1和Q2的通斷影響。在測(cè)量漏源電壓VDS的上升時(shí)間tr和下降時(shí)間tf,或流經(jīng)Q1和Q2的電流上升率di/dt 時(shí),可以很明顯看到這一點(diǎn)。這也表示,我們可以很簡(jiǎn)單地通過減緩Q1或Q2的通斷速度來降水平。事實(shí)正是如此,延長開關(guān)時(shí)間的確對(duì)頻率高于 f=1/πtr的諧波有很大影響。不過,此時(shí)必須在增加散熱和降低損耗間進(jìn)行折中。盡管如此,對(duì)這些參數(shù)加以控制仍是一個(gè)好方法,它有助于在電磁干擾和熱性能間取得平衡。具體可以通過增加一個(gè)小阻值電阻(通常小于5Ω)實(shí)現(xiàn),該電阻與Q1和Q2的柵極串聯(lián)即可控制tr和tf,你也可以給柵極電阻串聯(lián)一個(gè) “關(guān)斷二極管”來獨(dú)立控制過渡時(shí)間tr或tf(見圖3)。這其實(shí)是一個(gè)迭代過程,甚至連經(jīng)驗(yàn)最豐富的電源設(shè)計(jì)人員都使用這種方法。我們的最終目標(biāo)是通過放慢晶體管的通斷速度,使電磁干擾降低至可接受的水平,同時(shí)保證其溫度足夠低以確保穩(wěn)定性。

布局在電源模塊中低電磁干擾的精確設(shè)計(jì)方案



關(guān)鍵詞: 電源模塊 低電磁干擾

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉