利用16位DAC實現(xiàn)20位分辨率的設(shè)計(圖)

引言
　隨著dsp芯片處理數(shù)據(jù)能力的提高，數(shù)字信號處理系統(tǒng)的精度要求也越來越高?？紤]到系統(tǒng)要求的是相對精度，而非絕對精度。為了獲得最佳相對精度，本文提出一種創(chuàng)新的解決方案，即在精密dac后端使用可編程增益放大器(pga)。

系統(tǒng)框架結(jié)構(gòu)
該系統(tǒng)主要包括以下幾個部分：dsp、dac、dac后端低通濾波電路以及兩個數(shù)字可編程運放pga205，如圖1所示。系統(tǒng)中dsp采用了ti公司的tms320vc5402，它有一組程序總線和三組數(shù)據(jù)總線，高度并行性的算術(shù)邏輯單元alu、專用硬件邏輯片內(nèi)存儲器、增強型hpi口和高達100mhz的cpu頻率，可以在一個周期里完成兩個讀和一個寫操作。
d/a采用了adi公司的一種16位、低功耗數(shù)模轉(zhuǎn)換器ad7846，實現(xiàn)了高速同步數(shù)模轉(zhuǎn)換。可編程增益放大器采用的是美國bb公司的具有低增益誤差的pga205，它可采用4.5～18v的電源工作，通過與cmos與ttl兼容的輸入端來設(shè)定增益，并能提供快速的穩(wěn)定時間。

硬件實現(xiàn)
tms320vc5402和ad7846是通過vc5402的并行i/o接口來實現(xiàn)數(shù)據(jù)交換，通過地址線來對ad7846的四個數(shù)字邏輯進行控制的。

將cs和r/w均置為低電平時，開始向該dac寫數(shù)，經(jīng)過一段延時，將ldac置為高電平，clr置為低電平，dac進行數(shù)模轉(zhuǎn)換。最后，將r/w和clr均置為低電平，即將該dac鎖存器清零。當然，也可以通過cpld來對其進行控制。 圖2是dsp和ad7846接口電路，圖中省略了控制信號的電平轉(zhuǎn)換電路部分以及dac的參考電壓供電電路(ad7846由ad1580提供1.25v的單極性參考電壓，ad7846最終輸出單極性峰峰值為1.25v的正弦波)。dac后端低通濾波采用10階1khz巴特沃斯低通濾波電路，有很好的幅頻特性。 ad7846在16bit分辨率條件下為