技術(shù)講座：用氧化鎵能制造出比SiC性價比更高的功率元件（二）

　　基板成本也較低

　　采用β-Ga2O3制作基板時，可使用“FZ（floating zone）法”及“EFG（edge-definedfilm-fed growth）法”等溶液生長法，這也是其特點(diǎn)之一（圖4）。溶液生長法容易制備結(jié)晶缺陷少、口徑大的單結(jié)晶，因此能夠以低成本輕松量產(chǎn)基板。實(shí)際上是利用FZ法或EFG法制備單結(jié)晶，然后將結(jié)晶切成薄片，以此來制造基板。

　　圖4：可利用溶液生長法

　　β-Ga2O3可利用FZ法及EFG法等溶液生長法（a）。已試制完成口徑為2英寸的基板（b）。

　　用于制造藍(lán)色LED芯片的藍(lán)寶石基板就是利用EFG法制造的。藍(lán)寶石基板不僅便宜而且結(jié)晶缺陷少，而且口徑較大，達(dá)到6～8英寸。而SiC基板的基礎(chǔ)即單結(jié)晶則需利用“升華法”制造，GaN基板的基礎(chǔ)即單結(jié)晶需利用“HVPE（hydridevapor phase epitaxy）法”等氣相法制造，因此在減少結(jié)晶缺陷和大口徑化方面有很大難度。

　　日本信息通信研究機(jī)構(gòu)等的研究小組試制出的晶體管所使用的β-Ga2O3基板是利用FZ法制成的。外形尺寸也很小，只有6mm×4mm。

　　但只要導(dǎo)入與藍(lán)寶石基板相同的大型制造設(shè)備，就有望利用EFG法實(shí)現(xiàn)6英寸口徑。估計(jì)將來能夠以1萬日元以下的成本實(shí)現(xiàn)1塊口徑6英寸的β-Ga2O3基板。

　　制造時的耗電量也很小

　　β-Ga2O3不僅可降低基板成本，而且還可降低制造時的耗電量及設(shè)備成本。比如，據(jù)計(jì)算，采用EFG法時，制造基板的單位面積耗電量只有升華法的約1/3。

　　制造時耗電量小的原因在于生長速度快，以及結(jié)晶生長時溫度略低等。β-Ga2O3結(jié)晶的生長速度達(dá)到SiC的10倍以上。此外，升華法必須在2000℃以上的高溫下使結(jié)晶生長，而且EFG法只需要1725℃。

　　不僅是基板制造，在基板上形成的處延層也能夠以低于SiC及GaN的低溫來形成。SiC及GaN的話一般要在1000℃以上的高溫下使處延層生長。而β-Ga2O3基板在采用名為“mist CVD法”外延層生長方法時，生長溫度可降至不到500℃。由于可降低基板制造和外延層生長時的溫度，因此不僅是功率元件本身，連元件制造時的耗電量也可減少。

　　另外，由于不需要像SiC及GaN那樣的耐熱性高的制造設(shè)備，因此還有助于降低設(shè)備成本。

　　采用適合用來驗(yàn)證的簡單構(gòu)造

　　為了挖掘β-Ga2O3的這些出色潛能，我們開始對該材料進(jìn)行研發(fā)。第一項(xiàng)成果就是上篇文章中提到的MESFET。盡管是未形成保護(hù)膜的非常簡單的構(gòu)造，但耐壓卻高達(dá)257V，且泄漏電流只有5μA/mm（圖5）。

　　圖5：使用β-Ga2O3試制晶體管

　　試制的β-Ga2O3的MESFET采用圓形電極圖案（a）。雖然構(gòu)造簡單，但耐壓卻高達(dá)257V（b、c）

　　MESFET在多種FET中構(gòu)造最簡單、最容易制造，適合用來驗(yàn)證工作性能。

　　此次使用了通過摻雜Mg實(shí)施半絕緣化處理的單結(jié)晶β-Ga2O3基板?；宄叽鐬?mm×4mm。晶面方向利用可將外延生長速度比其他面方向最大提10倍左右的（010）面。

　　在該基板上利用分子束外延（MBE）法形成作為溝道層的n型Ga2O3層。厚度為300nm，為制成n型摻雜了Sn。

　　進(jìn)行二次離子質(zhì)譜分析（SIMS）后表明，n型Ga2O3層的Sn濃度達(dá)到7×1017cm-3。

　　采用圓形電極

　　β-Ga2O3的絕緣技術(shù)還在開發(fā)之中，因此此次采用了圓形電極圖案。采用該圖案時，只會在內(nèi)側(cè)的源極及與外側(cè)的漏極兩電極間產(chǎn)生電場。這時，電流在兩電極間完全斷開，因此漏極電流不會泄漏到圖案外部，無需絕緣。在源區(qū)、漏區(qū)及柵區(qū)的電極中，先形成了源區(qū)和漏區(qū)的歐姆電極。具體做法是：首先利用光刻技術(shù)形成圖案；然后利用BCl3/Ar混合氣體對相當(dāng)于光刻后窗口部分的n型Ga2O3薄膜實(shí)施“反應(yīng)性離子蝕刻（RIE）處理；最后，在RIE部分蒸鍍Ti（20nm）/Au（230nm），并通過剝離它們來制作源極和漏極。

　　進(jìn)行RIE處理后，源區(qū)與漏區(qū)的Ti/Au電極間的電阻值會大幅減小，電流可輕松流過。這是因?yàn)椋琑IE處理使電極間的接觸從肖特基接觸變?yōu)闅W姆接觸（圖6）。

　　圖6：通過RIE處理使電流輕松流過

　　通過實(shí)施RIE處理，可使電流輕松流過。原因是電極接觸特性由肖特基接觸變?yōu)闅W姆接觸，電極接觸部的電阻值變小。

　　形成源極和漏極后，再次利用光刻技術(shù)形成圖案，這次不進(jìn)行RIE處理，而是直接在相當(dāng)于窗口部分的n型Ga2O3薄膜上蒸鍍Pt（15nm）/Ti（5 nm）/Au（250nm）。之后在進(jìn)行剝離，制成肖特基結(jié)的柵極電極。此次試制品的目的只是為了驗(yàn)證工作情況，因此未在元件表面形成保護(hù)膜。試制品的柵極長度為4μm，源漏間距為20μm。漏極尺寸為直徑200μm。另外，此次試制的晶體管在源極與漏極之間配置有測定時接觸探針的柵極焊盤電極部分，因此無法明確定義柵極寬度。不過，以漏極的外周長度作為柵極寬度的話約為600μm。

　　實(shí)際耐壓超過250V

　　試制品在施加＋2V柵極電壓時，最大漏極電流為16mA，漏極電壓為40V時，最大跨導(dǎo)為1.4mS（圖7）。夾斷狀態(tài)下的漏極電流為3μA，漏極電流的導(dǎo)通/截止比為104左右。在施加?xùn)艠O電壓，并使漏極電流截止的狀態(tài)下，相當(dāng)于可施加的最大漏極電壓的“三端子截止泄漏耐壓”約為250V。

　　圖7：試制品的各種電氣特性

　　試制品在施加+2V柵極電壓時的最大漏極電流為16mA（a）。耐壓為257V。夾斷狀態(tài)下的漏極泄漏電流僅為3μA（b）。漏極電壓為40V時，最大跨導(dǎo)為1.4mS。

　　此次試制品的所有特性均未達(dá)到產(chǎn)品化水平。不過，作為研發(fā)初期階段的非常簡單的晶體管來說，已經(jīng)很出色了。與GaN類MESFET研發(fā)的初期階段（1990年代前半期）相比，也已經(jīng)實(shí)現(xiàn)了同等或以上的成果。此次獲得的良好特性源于Ga2O3作為半導(dǎo)體材料的巨大潛力，以及外延層的材料與基板相同（即同型）。

　　其實(shí)，實(shí)際耐壓比250V還要高。該電壓是電極金屬隨著電極間短路而燒焦后的數(shù)值。因此，實(shí)際能使Ga2O3發(fā)生擊穿的電壓更高。至少可耐壓1kV以上。

　　另外，泄漏電流還有望進(jìn)一步降低，這樣就能夠提高電流的導(dǎo)通/截止比。此次的泄漏電流并非流過Ga2O3基板內(nèi)部的電流，而是主要在n型Ga2O3的表面?zhèn)鲗?dǎo)的電流。因此，在元件表面形成保護(hù)膜的話，便可降低泄漏電流。有望實(shí)現(xiàn)達(dá)到實(shí)用水平的106～107左右。

　　另外，輸出電流也可進(jìn)一步提高，還可常閉工作，很多特性都可達(dá)到實(shí)用化要求。

　　目標(biāo)是制造MOSFET

　　使用β-Ga2O3的功率元件的研發(fā)現(xiàn)在才剛剛開始。雖然還存在眾多課題，如4英寸以上大尺寸基板的制造技術(shù)、包括摻雜在內(nèi)的外延生長技術(shù)，以及功率元件的工藝技術(shù)等，但目前已看到了解決的希望。

　　要想實(shí)現(xiàn)實(shí)用化，首先要試制出能夠常閉型工作的晶體管。因此，我們開始致力于實(shí)際MOSFET產(chǎn)品的制造。

　　制造MOSFET產(chǎn)品時，柵極絕緣膜使用帶隙非常大的Al2O3、SiO2等氧化物。由于同為氧化物的緣故，這些氧化物絕緣膜與Ga2O3的界面有望實(shí)現(xiàn)低缺陷密度（界面狀密度）。我們將力爭在2015年之前制造出口徑4英寸的基板和MOSFET，并在2020年之前開始作為功率元件開始小規(guī)模量產(chǎn)。

　　β-Ga2O3用于高功率LED

　　β-Ga2O3不僅可用于功率元件，而且還可用于LED芯片、各種傳感器元件及攝像元件等，應(yīng)用范圍很廣。其中，使用GaN類半導(dǎo)體的LED芯片基板是最被看好的用途。尤其值得一提的是，β-Ga2O3具備適合需要大驅(qū)動電流的高功率LED的特性。

　　GaN基LED芯片廣泛用于藍(lán)色、紫色及紫外等光線波長較短的LED。其中，藍(lán)色LED芯片是作為白色LED的重要基礎(chǔ)部件。GaN基