DSP處理器在電力二次設(shè)備中的開發(fā)

3.1 硬件設(shè)計(jì)簡介

　　DSP處理器硬件方案的基本結(jié)構(gòu)如圖6所示，以Blackfin為例。其中電源部分提供外設(shè)接口電壓和內(nèi)核電壓，如果客戶使用Blackfin片內(nèi)regulator提供內(nèi)核電壓，則電源部分只需要提供一種電壓即可。時鐘源可以是晶體、晶振或通過其他電路引入的時鐘信號。由于Blackfin片內(nèi)的PLL鎖相環(huán)提供大且靈活的動態(tài)調(diào)整范圍，盡管Blackfin的最高主頻可以達(dá)到和超過700 MHz，時鐘源通常使用20 MHz左右的即可。Blackfin的PLL鎖相環(huán)以及片內(nèi)regulator是可以由用戶在應(yīng)用程序里實(shí)時控制的，以達(dá)到節(jié)省功耗的目的。Blackfin的SDRAM/DDR控制器的最高工作頻率可達(dá)到133 MHz，在硬件上提供了足夠的外存吞吐帶寬。Blackfin引導(dǎo)方式也多種多樣，可以從并行或串行的外設(shè)或外存引導(dǎo)，提高了系統(tǒng)設(shè)計(jì)的靈活性。而Blackfin提供的豐富外設(shè)，可以讓客戶方便地完成方案的外設(shè)設(shè)計(jì)。

　　3.2 系統(tǒng)開發(fā)簡介

　　ADI DSP的開發(fā)環(huán)境是一套完整的集成開發(fā)環(huán)境，包括軟件開發(fā)環(huán)境Visual DSP++、仿真器ICE和硬件目標(biāo)板?？蛻艨梢愿鶕?jù)需要進(jìn)行純軟件調(diào)試或?qū)⒋a下載到目標(biāo)板，進(jìn)行實(shí)時調(diào)試。調(diào)試流程如圖7所示?？蛻魧⒆约旱腃/C++代碼通過編譯器生成匯編代碼，連同原先的其他匯編代碼文件，都翻譯成DOJ文件。鏈接器根據(jù)相應(yīng)的鏈接描述LDF文件，將所有的DOJ文件鏈接生成可執(zhí)行DXE文件。這時客戶可以將此DXE文件下載到純軟件調(diào)試環(huán)境進(jìn)行調(diào)試，或下載到硬件目標(biāo)板上進(jìn)行調(diào)試。編譯器的優(yōu)化功能可以確保大多數(shù)情況下的代碼并不需要手工匯編。調(diào)試過程結(jié)束后即可將DXE文件轉(zhuǎn)化成引導(dǎo)LDR文件，燒入板上的Flash芯片，完成整個開發(fā)的工作。

　　4 ADI DSP處理器在電力二次設(shè)備領(lǐng)域的應(yīng)用前景

　　近年來，電力二次設(shè)備的設(shè)計(jì)思路呈現(xiàn)出多樣化的趨勢，這與處理器的多樣化和靈活性的大大提高密不可分。ADI的DSP處理器至今已有幾十種產(chǎn)品，給客戶的設(shè)計(jì)提供了足夠的選擇空間。隨著ADI DSP處理器集成度和靈活性的持續(xù)提高， 電力二次設(shè)備的設(shè)計(jì)周期可以隨之大大縮短，從而有效提高行業(yè)競爭力。