新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 便攜式設備的關鍵電源電路設計

便攜式設備的關鍵電源電路設計

作者: 時間:2013-12-04 來源:網(wǎng)絡 收藏
  由于集成的功能不斷增多以及外形尺寸的日益縮小,最新一代功能豐富的更小型將使設計發(fā)揮關鍵作用。一般來說,主要包括微處理器、I/O外設、LED背光、閃存和/或硬盤驅(qū)動器(HDD)、數(shù)字和模擬電路,這些功能模塊對電源的要求各不相同。為使這些功能模塊正常工作并最小化功耗以實現(xiàn)更長的電池使用時間,系統(tǒng)設計工程師面臨如何設計嵌入式解決方案以滿足電源要求的挑戰(zhàn)。本文對電源要求進行了分析,并重點闡述如何設計這些電路。

  為微處理器供電

  微處理器是處理各種數(shù)據(jù)和命令的核心器件,大多數(shù)微處理器都采用CMOS電路并具有開關功耗和靜態(tài)功耗。數(shù)字電路的每一次開關轉(zhuǎn)換均對數(shù)字電路的輸出電容進行充放電,由此產(chǎn)生的功耗由下式表示:

  其中,C為總負載電容,fS為開關頻率,VCORE為施加在微處理器上的電源電壓。根據(jù)此公式得知:時鐘頻率的降低將使功耗呈線性下降,電壓的降低可導致功耗呈二次方程式下降。隨著微處理器處理速度越來越快,施加在微處理器上的電壓將降低小于1V以最小化功耗。

  微處理器最常見的供電電壓范圍為1.0~1.5V。從電壓要求來看,大多數(shù)微處理器都具有嚴格的電壓容差,在穩(wěn)定狀態(tài)和負載瞬態(tài)時的電壓容差不到100mV。由于微處理器對低工作電壓和大電流(具有大的邊沿斜率)的要求,電源管理設計工程師面臨既要滿足嚴格的電壓瞬態(tài)要求,又要解決系統(tǒng)功耗預算和電池運行時間(高轉(zhuǎn)換效率)的難題。微處理器的功耗通常為系統(tǒng)總功耗的30~40%左右。通常為供電的鋰離子電池,采用LiCo02陰極材料,其典型的電池工作電壓范圍介于3.0~4.2V。
  圖1所示的同步降壓轉(zhuǎn)換器拓撲能有效地將電池電壓轉(zhuǎn)換為低內(nèi)核電壓。通常,具有集成MOSFET的固定頻率脈寬調(diào)制(PWM)DC/DC轉(zhuǎn)換器在正常負載條件下具有90%以上的轉(zhuǎn)換效率,但由于開關損耗和柵極驅(qū)動損耗的影響,它們在輕負載條件下(如便攜式設備的待機模式)的效率較低。為使便攜式設備實現(xiàn)超長的電池待機時間,轉(zhuǎn)換器能在輕負載條件下提供高效率非常重要。

圖1:(a) 同步降壓轉(zhuǎn)換器拓撲結(jié)構(gòu)圖;(b) 負載瞬態(tài)過程中的負載電流和電感電流

  首先是要設計降壓轉(zhuǎn)換器工作在非同步模式,這樣就避免了因盡量減少與回路電流有關的傳導損耗而導致的負電感電流。此外,脈寬頻率調(diào)制或脈沖跳躍(pulse skip)模式通常用于最小化柵極驅(qū)動和開關損耗。諸如TI開發(fā)的節(jié)電模式等專用技術通過關閉部分控制電路來降低開關損耗,并使PWM控制器的靜態(tài)電流最小。在150μA的負載條件下,可以實現(xiàn)低至18μA的靜態(tài)電流和超過70%的效率。

  然而,對從輕負載到高負載的負載瞬態(tài)而言,這種降壓轉(zhuǎn)換器帶來了另一個挑戰(zhàn),即它需要一個延遲時間來喚醒PWM控制器并使其進入工作狀態(tài)。在此延遲時間內(nèi),輸出電容必須為負載供電,這將引入一個與固定頻率PWM轉(zhuǎn)換器有關的額外電壓降。如何克服節(jié)電模式帶來的這一負面影響呢?微處理器的電壓規(guī)范允許具有±5%的總?cè)莶睿渲邪ǚ€(wěn)定狀態(tài)誤差和負載瞬態(tài)。可以將輕負載時的輸出電壓提高1%左右,以補償由于控制電路喚醒延遲引起的額外壓降。

  事實上,對移動處理器而言,提高輕負載時的輸出電壓是一貫的做法,這一做法被稱為負載線調(diào)節(jié)。這種技術增大了瞬態(tài)電壓的擺幅,因此它允許對額外電壓降進行補償或使用更小的輸出電容。此外,控制環(huán)路設計和電感設計對電壓瞬態(tài)響應的影響非常大。那么,如何選擇正確的電感和設計控制環(huán)路帶寬來實現(xiàn)快速的瞬態(tài)響應,并在保持高效率的同時滿足電壓瞬態(tài)要求呢?

  對從小于1mA負載到滿負載的階躍負載瞬態(tài)而言,電壓瞬態(tài)響應通常應在±3%以內(nèi)。當階躍負載被施加到系統(tǒng)和輸出電容時,該電壓瞬態(tài)與等效串聯(lián)電阻(ESR)和轉(zhuǎn)換延遲密切相關。通常情況下會采用小型ESR陶瓷電容,因此,通過優(yōu)化環(huán)路設計和電感值來最小化輸出電容器兩端的電壓瞬態(tài)最具挑戰(zhàn)性。輸出電容器需要在瞬態(tài)響應期間提供負載電流。微處理器所需電流的斜率比降壓轉(zhuǎn)換器電感電流的斜率大得多。負載電流和電感電流之間的差決定了需要由輸出電容提供的電荷數(shù)量,如圖1(b)所示。如果可以減少該非平衡電荷,則能降低瞬態(tài)電壓,減小輸出電容。電感電流的斜率越大,瞬態(tài)響應就越快,壓降也就越低,因此瞬態(tài)響應取決于電感電流跟隨負載電流的方式。電感電流上升時間與此處描述的控制環(huán)路帶寬密切相關。

  其中,fC為閉環(huán)環(huán)路帶寬。另一方面,反饋控制環(huán)路在輕負載到高負載轉(zhuǎn)換期間使占空比加大,在電感兩端出現(xiàn)凈電壓增加,這會引起電感電流增加。平均電感電流的上升時間由下式得出:

  其中L、VIN以及ΔD分別為電感、輸入電壓和占空比增加值。在給定帶寬下提供同樣快速的瞬態(tài)響應的最大電感被稱為臨界電感。該臨界電感為經(jīng)過優(yōu)化的電感,可為實現(xiàn)最高效率提供盡可能高的帶寬和最小電感電流紋波。通過以上兩個方程式能得到在給定環(huán)路帶寬條件下實現(xiàn)最快瞬態(tài)響應的臨界電感。

  其中,ΔDMAX為負載瞬態(tài)期間最大的占空比增加值。由此可見,采用小型電感也可以獲得高環(huán)路帶寬,從而實現(xiàn)快速的負載瞬態(tài)響應以滿足瞬態(tài)電壓要求。圖2給出了小型電感和大型電感的輸出電壓瞬態(tài)響應曲線,它表明電感越小,負載瞬態(tài)響應越快。



評論


相關推薦

技術專區(qū)

關閉