對(duì)存儲(chǔ)帶寬的要求使手機(jī)設(shè)計(jì)面臨兩難抉擇

如何在增加存儲(chǔ)帶寬以適應(yīng)各種新興應(yīng)用需要的同時(shí)又將尺寸降至最小和將成本降至最低，這是橫亙?cè)谑謾C(jī)制造商面前的一道難題。面向視頻、音樂(lè)、導(dǎo)航和聯(lián)網(wǎng)等多種應(yīng)用的最新功能型手機(jī)要求高達(dá)數(shù)千兆位(Gb)的存儲(chǔ)帶寬，這比現(xiàn)今已有的手機(jī)高出一大截。因此，需要一種更好的存儲(chǔ)器控制器接口，以此支持未來(lái)手機(jī)的需求。

舉例來(lái)說(shuō)，一個(gè)分辨率為1,280×1,024、刷新頻率為60Hz的24位(RGB)彩色編碼LCD就需要1.5Gbps的存儲(chǔ)器緩沖器讀/寫(xiě)總帶寬，而總的存儲(chǔ)器帶寬則高達(dá)3.7Gbps。該帶寬用來(lái)驅(qū)動(dòng)外置顯示器的常規(guī)分辨率，但渲染及其它功能則不在其內(nèi)。將手機(jī)顯示器與目前計(jì)算機(jī)的圖形系統(tǒng)相比較并不過(guò)分，因?yàn)橐苿?dòng)電話也和計(jì)算機(jī)一樣集成了千兆赫茲(GHz)的處理器和DDR DRAM主存儲(chǔ)器。這些系統(tǒng)都需要80至400Gbps的存儲(chǔ)器帶寬。

在一款集成了兩個(gè)處理器內(nèi)核(一個(gè)用于基帶處理，另一個(gè)用于應(yīng)用程序處理)的典型高端手機(jī)中，兩個(gè)處理器均需要以非易失性(Flash)存儲(chǔ)器來(lái)存放代碼，以易失性存儲(chǔ)器(SRAM和DRAM)作為處理數(shù)據(jù)時(shí)的臨時(shí)緩存器。

當(dāng)應(yīng)用程序處理器執(zhí)行用戶(hù)可載入的多媒體應(yīng)用程序時(shí)，需要大量快速存取存儲(chǔ)器。然而，這種速度需求超過(guò)了現(xiàn)有最快閃存的存取速度的數(shù)倍。為實(shí)現(xiàn)這類(lèi)性能，可以用價(jià)格較為低廉的NAND或MirrorBit ORNAND閃存來(lái)存放應(yīng)用代碼，然后將其復(fù)制到更快的DARM中來(lái)執(zhí)行。因此，應(yīng)用程序處理器一般需要NAND或ORNAND和DRAM存儲(chǔ)器。

相對(duì)而言，基帶處理器要執(zhí)行深層的嵌入?yún)f(xié)議堆棧。這類(lèi)代碼最理想的是閃存直接執(zhí)行(即片內(nèi)直接執(zhí)行，或縮寫(xiě)為XIP)，并且需要對(duì)閃存進(jìn)行隨機(jī)存取。只有NOR閃存支持高效的XIP模式，故通常選擇NOR存儲(chǔ)器來(lái)存放基帶代碼。DRAM能夠作為基帶處理的臨時(shí)緩沖器被應(yīng)用程序處理器共享，或者是NOR存儲(chǔ)器可與專(zhuān)用于支持基帶處理的SRAM或pSARM結(jié)合使用。

集成如此多種類(lèi)的存儲(chǔ)器通常需要超過(guò)100個(gè)引腳專(zhuān)門(mén)作為存儲(chǔ)器接口，而這一數(shù)量占據(jù)了整個(gè)手機(jī)CPU引腳總數(shù)的大約30%。德州儀器的OMAP 1611和意法半導(dǎo)體的Nomadik宏架構(gòu)就是含有大量連接存儲(chǔ)器的引腳的高性能CPU的代表。

而隨著用戶(hù)對(duì)諸如LAN連接、GPS功能和移動(dòng)電視(TV-on-mobile)等新型手機(jī)功能的需求，OEM們面臨著更大的挑戰(zhàn)。上述性能需要更強(qiáng)的處理能力，進(jìn)而需要更大的內(nèi)存帶寬來(lái)支持這種處理能力。這就意味著必須增加引腳的數(shù)量以支持增強(qiáng)的數(shù)據(jù)處理能力。目前的系統(tǒng)內(nèi)存已占用了整個(gè)CPU很大一部分引腳數(shù)量，若要再增加引腳就會(huì)帶來(lái)種種問(wèn)題和技術(shù)挑戰(zhàn)：

* 每個(gè)引腳都會(huì)為手機(jī)CPU直接增加0.4美分的成本，進(jìn)而導(dǎo)致信號(hào)和相關(guān)電源/地引腳的總體成本提高60美分。

* 減少引腳數(shù)量可以縮小封裝體積、降低其成本。

* 對(duì)于焊盤(pán)有限的設(shè)計(jì)而言，I/O數(shù)量的減少可直接降低裸片成本。

* 采用大量引腳的CPU需要更多層的電路板用于信號(hào)走線，這樣將增加系統(tǒng)的成本。

* 通過(guò)通孔連接多層板的布線方式會(huì)引起噪聲問(wèn)題。

* 為容納更多的引腳就需要更大的面積，但這樣做又與手機(jī)小型化、超薄化的趨勢(shì)背道而馳。

單純地暫不集成這些先進(jìn)功能，而是等待開(kāi)發(fā)出更快速的存儲(chǔ)器解決方案，這種做法顯然并非上策。雖然擴(kuò)展存儲(chǔ)器總線接口在技術(shù)上具有可能性，但由于增加了CPU上業(yè)已龐大的引腳數(shù)目，這種方法并不合理。因而存儲(chǔ)器總線必須向著有利于DRAM性能的方向發(fā)展，同時(shí)尋找能夠支持頻率變化并減少引腳數(shù)量的新的I/O技術(shù)?？紤]到圍繞存儲(chǔ)器系統(tǒng)而構(gòu)建的眾多基礎(chǔ)架構(gòu)，想要從根本上改變內(nèi)存總線是相當(dāng)困難的。

圖1: 存儲(chǔ)器件可以共享客戶(hù)端和主機(jī)之間的總線

圖2: 存儲(chǔ)控制器接口鏈接系統(tǒng)總線和存儲(chǔ)器件

解決方案概述

存儲(chǔ)器控制器包含了兩個(gè)接口。主機(jī)接口將控制器與系統(tǒng)總線相連，存儲(chǔ)器接口則將控制器與存儲(chǔ)器件相連。兩個(gè)接口分別工作在各自的時(shí)鐘域中，并通常具有獨(dú)立的先入先出(FIFO)隊(duì)列。這就使得存儲(chǔ)器控制器可以通過(guò)以高速、少引腳數(shù)量的總線來(lái)替換隊(duì)列，從而很容易地重新分區(qū)為主機(jī)接口和存儲(chǔ)器接口。