SoC的技術(shù)支持及嵌入式系統(tǒng)設(shè)計(jì)

摘 要： 與ASIC設(shè)計(jì)的其他技術(shù)一樣，SoC的出現(xiàn)是以許多技術(shù)支撐為條件的。這些技術(shù)包括深亞微米工藝技術(shù)、IP核的優(yōu)化及重用技術(shù)、EDA技術(shù)、軟/硬件協(xié)同設(shè)計(jì)技術(shù)。文中討論了SoC支撐技術(shù)和SoC階段嵌入式系統(tǒng)設(shè)計(jì)的作用。

關(guān)鍵詞：嵌入式系統(tǒng) 高級(jí)語(yǔ)言 基本性能 　編程特點(diǎn)

引 言

　　SoC（System on Chip）可以譯為"系統(tǒng)集成芯片"，意指它是一個(gè)產(chǎn)品，是一個(gè)有專用目標(biāo)的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部?jī)?nèi)容；SoC也可以譯為"系統(tǒng)芯片集成"，意指它是一種技術(shù)，用以實(shí)現(xiàn)從確定系統(tǒng)功能開(kāi)始，到軟/硬件劃分，并完成設(shè)計(jì)的整個(gè)過(guò)程。

　　作為ASIC（Application Specific IC）設(shè)計(jì)方法學(xué)中的新技術(shù)，SoC始于20世紀(jì)90年代中期。1994年MOTORLA發(fā)布的Flex CoreTM系統(tǒng)（用來(lái)制作基于68000TM和Power PCTM的定制微處理器）和1995年LSI Logic公司為SONY公司設(shè)計(jì)的SoC，可能是基于IP（Intellectual Property）核完成SoC設(shè)計(jì)的最早報(bào)導(dǎo)。由于SoC可以充分利用已有的設(shè)計(jì)積累，顯著地提高ASIC的設(shè)計(jì)能力，因此發(fā)展非常迅速。在2000年的CICC（Custom IC Conference）會(huì)議上，MOTORLA SoC 設(shè)計(jì)技術(shù)研究部主任 Joe Pumo作了主題報(bào)告（key note），題目是"SoC：The Convergence Point for Solution of the 21st century[1]。CICC是ASIC設(shè)計(jì)領(lǐng)域最高層次的國(guó)際學(xué)術(shù)會(huì)議。它的主題報(bào)告一般代表著ASIC設(shè)計(jì)領(lǐng)域的技術(shù)發(fā)展趨勢(shì)，也說(shuō)明SoC在ASIC學(xué)術(shù)界和工業(yè)界受到重視的程度。本文擬對(duì)SoC支撐技術(shù)及SoC階段嵌入式系統(tǒng)設(shè)計(jì)的作用作些討論。

一、深亞微米工藝推動(dòng)SoC的發(fā)展

　　1.IC設(shè)計(jì)能力與工藝能力

集成電路工藝技術(shù)的發(fā)展表現(xiàn)在兩個(gè)方面：一是沿硅片橫向和垂直硅片縱向加工精度的提高，使得器件特征尺寸從亞微米的0.5μm、深亞微米（DSM）的0.35μm一直下降到0.13μm甚至甚深亞微米（VDSM）的0.1μm及以下，并可以形成各種結(jié)構(gòu)； 二是勻場(chǎng)范圍的擴(kuò)大，使得芯片面積由100 mm2增加到200 mm2甚至300 mm2及以上。每個(gè)管子在縮小，芯片面積在擴(kuò)大，兩者的乘積使得 IC 集成度的CAGR（Commutation Average Growth Rate） 每年達(dá)到58％，即1.583 = 4。這就是Moore定律指出的三年翻四番?？梢哉f(shuō)微電子的加工技術(shù)已經(jīng)達(dá)到這樣的程度：可以在硅片上制作出電子系統(tǒng)需要的所有部件，包括各種有源和無(wú)源的元器件、互連線，甚至機(jī)械部件。 因此，已經(jīng)具備了由電路集成 (IC) 向系統(tǒng)集成（IS）發(fā)展的條件。根據(jù)工藝特點(diǎn)的不同，可以把以集成形式實(shí)現(xiàn)的電子系統(tǒng)分為三類：一是有線系統(tǒng)，二是無(wú)線系統(tǒng)(RF)，三是微機(jī)械系統(tǒng)（MEMS）。第一、二類都是以電學(xué)信號(hào)為第一物理量作為系統(tǒng)的輸入，只是信號(hào)饋入的方式不同；第三類則是以力學(xué)、光學(xué)、化學(xué)等信號(hào)為第一物理量輸入系統(tǒng)。MEMS接收各種不同屬性信號(hào)的傳感器(sensor)也將集成在系統(tǒng)之中。在這三類系統(tǒng)中，第一類是系統(tǒng)集成的基礎(chǔ)，第二、三類系統(tǒng)在完成信號(hào)轉(zhuǎn)換之后也將送入第一類系統(tǒng)處理。

　　IC工藝的發(fā)展也給人們帶來(lái)一些憂慮，這就是所謂的"極限"問(wèn)題。擔(dān)心Moore定律是否有效，現(xiàn)行的硅基工藝還能持續(xù)多久?這個(gè)問(wèn)題已經(jīng)討論了10年。在這10年的IC發(fā)展中可以得出這樣的結(jié)論：21世紀(jì)，起碼是21世紀(jì)前半，系統(tǒng)集成仍然是以硅基工藝實(shí)現(xiàn)。盡管微電子學(xué)在化合物和其他新材料方面的研究取得了很大進(jìn)展，但全世界數(shù)以萬(wàn)億計(jì)的設(shè)備和技術(shù)投入，已經(jīng)使硅基工藝形成非常強(qiáng)大的產(chǎn)業(yè)能力。同時(shí)，長(zhǎng)期的科研投入已使得人們對(duì)硅及其衍生物各種屬性的了解達(dá)到十分深刻、十分透徹的地步，成為自然界100多種元素之最，這是非常寶貴的知識(shí)積累。產(chǎn)業(yè)的能力和知識(shí)的積累決定著硅基工藝起碼將在30~50年內(nèi)起骨干作用，還將繼續(xù)發(fā)展。即使是Moore定律不再有效，硅工藝為IC設(shè)計(jì)提供的加工能力也足夠使用幾十年。

　　在工藝能力提高的同時(shí)，IC的設(shè)計(jì)能力也在不斷提高，不過(guò)提高的速度低于工藝能力。它的CAGR每年只有21%，每三年只翻1.8番（1.213=1.77）。圖1畫(huà)出了設(shè)計(jì)能力與工藝能力的發(fā)展趨勢(shì)。

　　幾十年IC的發(fā)展實(shí)際上并未發(fā)生如圖1中兩條直線表示的設(shè)計(jì)能力與工藝能力的剪刀差，這是由于新的ICCAD工具不斷出現(xiàn)，使得IC設(shè)計(jì)能力大約每十年出現(xiàn)一次階躍式的提高，有效地縮小了與工藝能力的差距。圖1示意地畫(huà)出了這幾次階躍： ① 表示20世紀(jì)70年代的版圖編輯系統(tǒng)，即第一代ICCAD，把IC中的重復(fù)結(jié)構(gòu)建立版圖庫(kù)，利用系統(tǒng)的復(fù)制功能，提高了版圖設(shè)計(jì)效率；② 表示80年代出現(xiàn)的以門陣列、標(biāo)準(zhǔn)單元布局布線為主要內(nèi)容的第二代ICCAD系統(tǒng)，由于這套系統(tǒng)已經(jīng)把IC的電學(xué)功能納入設(shè)計(jì)之中，自此ICCAD系統(tǒng)更多地稱為EDA；③ 表示90年代出現(xiàn)的綜合（synthesis）系統(tǒng)，把設(shè)計(jì)水平從原理圖輸入提高到行為描述，這就是第三代EDA，進(jìn)一步縮短了設(shè)計(jì)周期，提高了設(shè)計(jì)效率。IC設(shè)計(jì)能力的提高，特別是已經(jīng)形成的三次階躍，雖然不能完全解決滯后于工藝水平的問(wèn)題，但也基本上充分利用了工藝技術(shù)所提供的集成能力。

　　IC設(shè)計(jì)能力的三次階躍都是以不同層次的建庫(kù)為基礎(chǔ)，而且建庫(kù)單元的規(guī)模也越來(lái)越大，從基本單元電路，到功能模塊，甚至于子系統(tǒng)。這樣可以充分利用已有的設(shè)計(jì)積累，實(shí)現(xiàn)設(shè)計(jì)重用，提高設(shè)計(jì)的起點(diǎn)。

　　在工藝技術(shù)進(jìn)入DSM之后，設(shè)計(jì)能力滯后于工藝的狀況再一次突出。這是因?yàn)镈SM使得半導(dǎo)體器件和電路互連線都出現(xiàn)了更為復(fù)雜的本征效應(yīng)和寄生效應(yīng)，是IC設(shè)計(jì)需要面對(duì)的挑戰(zhàn)。解決或者緩解這個(gè)問(wèn)題更須進(jìn)一步利用設(shè)計(jì)積累，提高設(shè)計(jì)起點(diǎn)，把已有優(yōu)化的子系統(tǒng)甚至系統(tǒng)級(jí)模塊納入到新的系統(tǒng)設(shè)計(jì)之中,實(shí)現(xiàn)系統(tǒng)芯片集成。這就是圖1 中④表示的第四次階躍--SoC技術(shù)。已有的子系統(tǒng)級(jí)、系統(tǒng)級(jí)的優(yōu)秀設(shè)計(jì)是實(shí)現(xiàn)SoC設(shè)計(jì)的基礎(chǔ)，它們都包含有大量的創(chuàng)造性勞動(dòng)，已經(jīng)具有IP的價(jià)值。

2.IC產(chǎn)業(yè)的分工

　　IC技術(shù)的迅速發(fā)展得益于IC產(chǎn)業(yè)內(nèi)部的細(xì)致分工，圖2示意地畫(huà)出分工過(guò)程，SoC技術(shù)正是IC產(chǎn)業(yè)分工的體現(xiàn)。確切地說(shuō)，60年代的IC產(chǎn)業(yè)應(yīng)該是半導(dǎo)體產(chǎn)業(yè)，當(dāng)時(shí)的廠家沒(méi)有分工，所掌握的技術(shù)十分全面，最典型的代表就是Fairchild公司，不但生產(chǎn)晶體管、集成電路，就連擴(kuò)散爐都自己制作，如圖2中的第一行所示。到了70年代開(kāi)始分工，半導(dǎo)體工藝設(shè)備和ICCAD設(shè)備成為獨(dú)立產(chǎn)業(yè)，以其精湛的專業(yè)技術(shù)為IC廠家提供高質(zhì)量的設(shè)備。此時(shí)IC廠家可以有更多的精力用于產(chǎn)品的設(shè)計(jì)與工藝的研究。到了80年代，工藝設(shè)備生產(chǎn)能力已經(jīng)相當(dāng)強(qiáng)大，而且費(fèi)用也十分昂貴，IC廠家自己的設(shè)計(jì)已不足以供其飽和運(yùn)行。因此開(kāi)始承接對(duì)外加工，繼而由部分到全部對(duì)外加工，形成了Foundry加工和Fabless設(shè)計(jì)的分工。IC產(chǎn)業(yè)的這一次分工，再加上ICCAD工具發(fā)展為EDA系統(tǒng)和大批沒(méi)有半導(dǎo)體背景的系統(tǒng)設(shè)計(jì)師提供了直接介入IC設(shè)計(jì)的條件。由于系統(tǒng)設(shè)計(jì)師來(lái)自國(guó)民經(jīng)濟(jì)的各行各業(yè)，因此使得IC的作用也滲透到各行各業(yè)，開(kāi)拓了IC的應(yīng)用領(lǐng)域，擴(kuò)大了對(duì)IC的需求。80年代的這次分工是IC發(fā)展過(guò)程中的一次重要分工，極大地推動(dòng)了IC產(chǎn)業(yè)的發(fā)展。

　　在這一時(shí)期，一般的Fabless都有自己的測(cè)試，這是因?yàn)闇y(cè)試與銷售關(guān)系密切，同時(shí)也是因?yàn)楫?dāng)時(shí)的產(chǎn)品功能還不甚復(fù)雜，所需測(cè)試設(shè)備還不算太貴，因此有自己建立測(cè)試條件的可能性。隨著集成規(guī)模的提高和產(chǎn)品功能的增加，完成測(cè)試所需的設(shè)備已經(jīng)十分昂貴，到了以秒計(jì)價(jià)的程度，而且測(cè)試能力也非常強(qiáng)大，一個(gè)Fabless公司已不能使其飽滿運(yùn)行。因此到90年代，測(cè)試也成為獨(dú)立產(chǎn)業(yè)分離出去。至此，只要有設(shè)計(jì)能力和市場(chǎng)支持，就能把一個(gè)IC公司辦得很好。

　　IC產(chǎn)業(yè)最近的一次分工始于90年代末，目前仍在進(jìn)行。這就是IC設(shè)計(jì)產(chǎn)業(yè)中的系統(tǒng)設(shè)計(jì)和IP設(shè)計(jì)的分工，形成了以SoC技術(shù)為主的chipless設(shè)計(jì)方式。這次分工對(duì)IC產(chǎn)業(yè)的推動(dòng)將不亞于80年代Fabless與Foundry的分工。

二、IP在SoC中的地位

　　在IC設(shè)計(jì)中，IP成為獨(dú)立技術(shù)的時(shí)間雖然不長(zhǎng)，但發(fā)展卻非常迅速。ASIC領(lǐng)域許多文集、報(bào)告中有關(guān)IP的內(nèi)容劇增。CICC 1997年會(huì)議文集的"單元建庫(kù)"分冊(cè)已有IP的報(bào)導(dǎo)[2]，1998年CICC的文集關(guān)于IP的報(bào)導(dǎo)就增加到3個(gè)分冊(cè)[3]，1999年美國(guó)ICE（IC Engineering）編輯的"ASIC Status'99"討論IP的篇幅占到了1/3。IP技術(shù)受到廣泛重視的主要原因是它為SoC的設(shè)計(jì)提供了有效途徑，是SoC的技術(shù)支撐。

1.IP技術(shù)的進(jìn)展

　　實(shí)際上，IP的概念在IC設(shè)計(jì)中已經(jīng)使用了將近20年，應(yīng)該說(shuō)標(biāo)準(zhǔn)單元庫(kù)（standard cell lib）就是IP的一種形式[4]。工藝加工廠（Foundry）為擴(kuò)大業(yè)務(wù)，便以精心設(shè)計(jì)并經(jīng)過(guò)工藝驗(yàn)證的標(biāo)準(zhǔn)單元吸引IC設(shè)計(jì)師成為它的客戶，向他們免費(fèi)提供數(shù)據(jù)資料；IC設(shè)計(jì)師也樂(lè)于使用成熟、優(yōu)化的單元完成設(shè)計(jì)，既可以提高效率，又可以減少設(shè)計(jì)風(fēng)險(xiǎn)。設(shè)計(jì)師一旦以這些數(shù)據(jù)完成設(shè)計(jì)，自然也就要到這家Foundry去做工藝流片，這樣，F(xiàn)oundry便達(dá)到擴(kuò)大營(yíng)業(yè)的目的。使用者除與Foundry簽定"標(biāo)準(zhǔn)單元數(shù)據(jù)不擴(kuò)散協(xié)議"之外，無(wú)須另交單元庫(kù)的使用費(fèi)，因此Foundry并沒(méi)有直接收到IP的效益，只是通過(guò)擴(kuò)大營(yíng)業(yè)間接收到單元庫(kù)的IP效益。這就是IP的最初級(jí)形式。

　　今天的IP已遠(yuǎn)不是這個(gè)水平，已經(jīng)成為IC設(shè)計(jì)的一項(xiàng)獨(dú)立技術(shù)，成為實(shí)現(xiàn)SoC設(shè)計(jì)的技術(shù)支撐，成為ASIC設(shè)計(jì)方法學(xué)中的學(xué)科分支。

　　從集成規(guī)模上說(shuō)，現(xiàn)在的IP庫(kù)已經(jīng)包含有諸如8051和ARM7等微處理器、320C30等數(shù)字信號(hào)處理器、MPEGII等數(shù)字信息壓縮/解壓器在內(nèi)的IC模塊，這些模塊都曾是具有完整功能IC產(chǎn)品，廣泛用來(lái)與其他功能塊一起在PCB上構(gòu)成系統(tǒng)的主板。如今微電子技術(shù)已經(jīng)具有實(shí)現(xiàn)系統(tǒng)集成的功能，因此這些IC便以模塊"核"（core）的形式嵌入ASIC和SoC之中。

　　從設(shè)計(jì)來(lái)源上說(shuō)，單純靠Foundry設(shè)計(jì)IP模塊已遠(yuǎn)不能滿足系統(tǒng)設(shè)計(jì)師的要求。今天的IP庫(kù)需要廣開(kāi)設(shè)計(jì)源頭，匯納優(yōu)秀模塊。不論出自誰(shuí)家，只要是優(yōu)化的設(shè)計(jì)，與同類模塊相比達(dá)到芯片面積最小、運(yùn)行速度最快、功率消耗最低、工藝容差最大，就有人肯于花錢使用這個(gè)模塊的"版權(quán)"，便可以納入IP庫(kù)，成為IP的一員。

2.IP設(shè)計(jì)的層級(jí)

　　由于今天IP模塊的集成規(guī)模已經(jīng)達(dá)到系統(tǒng)級(jí)的水平，按照ASIC設(shè)計(jì)方法學(xué)的要求已經(jīng)需要完成行為(behavior)、結(jié)構(gòu)(structure)和物理(physical)三個(gè)設(shè)計(jì)域（design domain）的設(shè)計(jì)，因此，這些模塊/子系統(tǒng)也就在三個(gè)層級(jí)上分別成為了軟IP(soft IP)、固IP（firm IP）和硬IP（hard IP）[5]。

　　軟IP是設(shè)計(jì)投入最少的層級(jí)，只完成RTL級(jí)的行為設(shè)計(jì)，以硬件描述語(yǔ)言描述文本的形式提交使用。這個(gè)HDL描述一定經(jīng)過(guò)仿真驗(yàn)證，使用者可以用它綜合出正確的門級(jí)網(wǎng)表。軟IP一定是優(yōu)化的行為域設(shè)計(jì)，與其他設(shè)計(jì)相比它所需的硬件開(kāi)銷最小。軟IP的優(yōu)點(diǎn)是有最大的便攜性，不受實(shí)現(xiàn)條件的限制，同時(shí)也給后續(xù)設(shè)計(jì)留有更大的創(chuàng)新空間，使用者根據(jù)單元庫(kù)的條件可以完成更具新意的結(jié)構(gòu)設(shè)計(jì)。軟IP最主要的缺點(diǎn)是對(duì)模塊的預(yù)測(cè)性太低，增加了設(shè)計(jì)的風(fēng)險(xiǎn)，使用者在后續(xù)的設(shè)計(jì)中仍有發(fā)生差錯(cuò)的可能。

　　固IP比軟IP有更大的設(shè)計(jì)深度，已完成了門級(jí)綜合、時(shí)序仿真等設(shè)計(jì)階段，以門級(jí)網(wǎng)表的形式提交使用。只要用戶單元庫(kù)的時(shí)序參數(shù)與固IP相同，就具有正確完成物理設(shè)計(jì)的可能性。硬IP是IP模塊的最高層級(jí)，涉及廣泛內(nèi)容，將在下一節(jié)中重點(diǎn)討論。

　　長(zhǎng)期以來(lái)，ASIC設(shè)計(jì)能力低于IC工藝能力的狀況一直困擾著IC設(shè)計(jì)師和EDA設(shè)計(jì)師，因此，不得不采用比最先進(jìn)滯后兩代的工藝制作ASIC。當(dāng)DRAM已經(jīng)使用0.18μm制作，CPU采用0.25μm工藝的時(shí)候，而制作ASIC仍然采用0.35μm，甚至0.5μm的工藝。IP技術(shù)的形成將對(duì)縮小設(shè)計(jì)與工藝能力的差距，直到扭轉(zhuǎn)設(shè)計(jì)落后的局面發(fā)揮重要作用。

　　由于IP重用使雙方受益：IP提供者可以獲得直接效益；IP使用者，特別是硬件IP使用者，不僅可以節(jié)省開(kāi)發(fā)費(fèi)用，因?yàn)樽约貉兄扑ǖ馁M(fèi)用遠(yuǎn)多于使用IP的費(fèi)用，而且更重要的是減少了設(shè)計(jì)風(fēng)險(xiǎn)，縮短了設(shè)計(jì)周期，因此IP技術(shù)一經(jīng)形成便迅速發(fā)展。據(jù)ICE的統(tǒng)計(jì)和預(yù)計(jì)，1995年的ASIC設(shè)計(jì)中只有9%使用IP，到1997年已上升至20%，1999年達(dá)到47% ，預(yù)計(jì)到2003年將有84% 的 ASIC 設(shè)計(jì)使用IP ，未使用IP的ASIC只有 16%。

3.硬IP設(shè)計(jì)的重要性

　　硬IP是IP的最高形式，同時(shí)也是最主要的形式。一定意義上說(shuō)IP技術(shù)是從硬IP開(kāi)始的，即把IC產(chǎn)品變成設(shè)計(jì)中可重復(fù)使用的IP模塊。國(guó)際上對(duì)硬IP的開(kāi)發(fā)和應(yīng)用都非常重視，特別是近幾年發(fā)展迅速，1998年比1997年增長(zhǎng)80%，1999年比1998年增長(zhǎng)50%。

　　硬IP受到重視，首先，是因?yàn)樗鼈兛煽?。這些IP模塊的設(shè)計(jì)可以說(shuō)是精雕細(xì)刻，設(shè)計(jì)與工藝的結(jié)合也是久經(jīng)考驗(yàn)，使用這些硬IP完成系統(tǒng)設(shè)計(jì)不必再為模塊擔(dān)心，可以把精力全部用在模塊的銜接上。其次，是硬模塊使用方便，IP提供者把模塊的芯片尺寸、端口位置、邏輯功能、時(shí)序關(guān)系以及驅(qū)動(dòng)能力、功率消耗等等數(shù)據(jù)全部提交，系統(tǒng)設(shè)計(jì)者只須在芯片的適當(dāng)位置留出IP模塊的空間，把I/O端口銜接對(duì)準(zhǔn)就算完成了對(duì)這個(gè)模塊的處理，可以非常方便地完成IP模塊的嵌入。第三，是硬IP的設(shè)計(jì)有相當(dāng)難度，特別是在DSM階段，密集的布局，窄長(zhǎng)的互連，都引入十分嚴(yán)重的寄生效應(yīng)；再加上高頻率運(yùn)轉(zhuǎn)的要求，更增加了設(shè)計(jì)難度，需要投入大量的物理設(shè)計(jì)?？梢赃@樣說(shuō)，SoC中的DSM設(shè)計(jì)主要體現(xiàn)在硬IP之中。所以，人們希望把這樣的設(shè)計(jì)作為硬IP，省去重復(fù)開(kāi)發(fā)的費(fèi)用，況且重復(fù)開(kāi)發(fā)還不一定能達(dá)到如此優(yōu)化的程度。這里強(qiáng)調(diào)硬IP決無(wú)輕視軟IP、固IP之意。對(duì)提出優(yōu)化算法設(shè)計(jì)師的睿智，對(duì)做出創(chuàng)新結(jié)構(gòu)設(shè)計(jì)師的才華應(yīng)予十分重視，只有以這些算法和結(jié)構(gòu)做基礎(chǔ)，才能做出高質(zhì)量的硬IP。每個(gè)硬IP都包含有軟IP、固IP的成果。硬IP向使用者提供包括物理版圖在內(nèi)的全套設(shè)計(jì)的使用權(quán)，是可以落實(shí)在硅片上的IP，因此也稱為"Silicon Intellectual Property（SIP）"。

4.IP的標(biāo)準(zhǔn)

　　隨著對(duì)SoC重要性認(rèn)識(shí)的日益深入，國(guó)內(nèi)IC界對(duì)IP的談?wù)撘苍絹?lái)越多，有些對(duì)IP的理解不夠十分準(zhǔn)確，比如把以前做過(guò)的IC設(shè)計(jì)都認(rèn)為是IP。目前，盡管對(duì)IP還沒(méi)有統(tǒng)一的定義，但I(xiàn)P的實(shí)際內(nèi)涵是有界定的。

　　首先，它必須是為了易于重用而按嵌入式專門設(shè)計(jì)的。即使是已經(jīng)被廣泛使用的產(chǎn)品，在決定作為IP之前，一般來(lái)說(shuō)也須要再做設(shè)計(jì)，使其更易于在系統(tǒng)中嵌入。比較典型的例子是嵌入式RAM[6]，由于嵌入后已經(jīng)不存在引線壓點(diǎn)的限制，所以在分立電路中不得不采取的措施，包括地址分時(shí)復(fù)用、數(shù)據(jù)串并轉(zhuǎn)換以及行列等分譯碼等，在嵌入式RAM中都可以去掉，不僅節(jié)省了芯片面積，而且大幅提高了運(yùn)算速度。

　　其次，是實(shí)現(xiàn)IP模塊的優(yōu)化設(shè)計(jì)。優(yōu)化的目標(biāo)通常為"四最"，即芯片的面積最小、運(yùn)算速度最快、功率消耗最低、工藝容差最大。所謂工藝容差大是指所做的設(shè)計(jì)可以經(jīng)受更大的工藝波動(dòng)，是提高加工成品率的重要保障。這樣的優(yōu)化目標(biāo)是使用全自動(dòng)化設(shè)計(jì)過(guò)程難于達(dá)到的，可是對(duì)于IP又必須達(dá)到，因?yàn)樗貜?fù)使用千百次，甚至更多。IP的每一點(diǎn)優(yōu)化都將產(chǎn)生千百倍甚至更多的倍增效益。因此基于晶體管級(jí)的IP設(shè)計(jì)便成為完成IP設(shè)計(jì)的重要，或許也是主要方法。

　　第三，要符合IP標(biāo)準(zhǔn)。與其他IC產(chǎn)品一樣，IP進(jìn)入流通領(lǐng)域后，也需要有標(biāo)準(zhǔn)。于是1996年以后，RAPID (Reusable APplication-specific Intellectual-property Developers)、VSIA（Virtual Socket Interface Alliance）等組織相繼成立，協(xié)調(diào)并制訂IP重用所需的參數(shù)、文檔、檢驗(yàn)方式等形式化的標(biāo)準(zhǔn)，以及IP標(biāo)準(zhǔn)接口、片內(nèi)總線等技術(shù)性的標(biāo)準(zhǔn)。雖然這些工作已經(jīng)開(kāi)展幾年，也制訂了一些標(biāo)準(zhǔn)，但至今仍有大量問(wèn)題要解決，例如不同嵌入式處理器協(xié)議的統(tǒng)一、不同IP片內(nèi)結(jié)構(gòu)的統(tǒng)一等，都是十分復(fù)雜的問(wèn)題。

　　可以想到，要完成一個(gè)易于嵌入的、實(shí)現(xiàn)優(yōu)化的、符合標(biāo)準(zhǔn)的IP設(shè)計(jì)，需要更大的工程投入，一般來(lái)說(shuō)要比一次性應(yīng)用的設(shè)計(jì)增加2～7倍。因此，有些IP的使用費(fèi)要價(jià)很高也是可以理解的。

三、嵌入式系統(tǒng)的設(shè)計(jì)

　　嵌入式系統(tǒng)與SoC之間并沒(méi)有明確的界定。按通常的理解，嵌入式系統(tǒng)更多地是指對(duì)單片機(jī)系統(tǒng)所做的集成，是SoC的一個(gè)子集。SoC則是指更廣泛的系統(tǒng)集成。

1.單片機(jī)的歷史功績(jī)

　　單片機(jī)在推動(dòng)IC應(yīng)用，促進(jìn)IC發(fā)展方面發(fā)揮過(guò)而且還將繼續(xù)發(fā)揮重要作用。單片機(jī)以微處理器為核心，在相應(yīng)的應(yīng)用環(huán)境下開(kāi)發(fā)出軟件寫(xiě)入碼點(diǎn)，再配上周邊的外圍電路，就構(gòu)成了應(yīng)用于各行各業(yè)的單片機(jī)系統(tǒng)，上至精密儀器的自動(dòng)控制，下至家電、玩具的多種功能，都離不開(kāi)單片機(jī)在其中發(fā)揮作用。

　　單片機(jī)需要微處理器，促進(jìn)了微處理器電路的生產(chǎn)，使之成為IC家族中所占份額最大的一個(gè)成員；單片機(jī)需要寫(xiě)入碼點(diǎn)，促進(jìn)了EPROM、Flash等非揮發(fā)存儲(chǔ)工藝的發(fā)展，簡(jiǎn)化了編程過(guò)程。單片機(jī)在一個(gè)領(lǐng)域的應(yīng)用，又啟發(fā)了其他領(lǐng)域的應(yīng)用，對(duì)微處理器的功能提出了更多的要求，因此推動(dòng)了微處理器不斷設(shè)計(jì)出新版本。單片機(jī)的廣泛應(yīng)用使得單片機(jī)系統(tǒng)成了集成電路滲入各行各業(yè)的"先驅(qū)"，同時(shí)也使得單片機(jī)成了IC需求的大戶之一。所以單片機(jī)對(duì)IC的發(fā)展特別是對(duì)微處理器電路的發(fā)展，功不可沒(méi)。

　　可以說(shuō)基于單片機(jī)的嵌入式系統(tǒng)是SoC的最初形式。有些單片機(jī)系統(tǒng)，例如家電控制器等，有著非常廣大的市場(chǎng)。對(duì)于這種單片機(jī)實(shí)現(xiàn)系統(tǒng)集成，把所用的微處理器和外圍電路集成為一個(gè)芯片，這樣做不僅可以降低成本，提高可靠性，同時(shí)還有利于保護(hù)知識(shí)產(chǎn)權(quán)。這就構(gòu)成了SoC的最初形式。不少Foundry為了擴(kuò)大營(yíng)業(yè)范圍，建立了嵌入式微處理器的渠道，為嵌入式系統(tǒng)的設(shè)計(jì)和加工提供了方便。當(dāng)然，使用者要對(duì)Foundry多付一定的費(fèi)用，F(xiàn)oundry也要向微處理版權(quán)的擁有者付費(fèi)。這就形成了IP有償使用的模式。

　　盡管今天，SoC設(shè)計(jì)的范圍、IP的種類和水平以及EDA工具的能力都比單片機(jī)系統(tǒng)所需的條件完備了許多，但是單片機(jī)系統(tǒng)的編程、開(kāi)發(fā)過(guò)程和面向市場(chǎng)、對(duì)準(zhǔn)應(yīng)用的特點(diǎn)，都對(duì)SoC的發(fā)展有重要啟發(fā)。

2.SoC階段的嵌入式系統(tǒng)設(shè)計(jì)

　　進(jìn)入SoC階段，嵌入式系統(tǒng)設(shè)計(jì)所面對(duì)的工藝條件、 IP水平、 EDA能力、 軟硬件協(xié)同設(shè)計(jì)-- H/S Codes方法都有了很大的變化。嵌入式系統(tǒng)設(shè)計(jì)師所能得到的條件也更加完備，因此更可以施展其系統(tǒng)設(shè)計(jì)的才華。

（1）向chipless公司發(fā)展

　　正如當(dāng)年單片機(jī)系統(tǒng)以其面向應(yīng)用為特點(diǎn)一樣，嵌入式系統(tǒng)設(shè)計(jì)師面向市場(chǎng)的首要任務(wù)沒(méi)有改變。嵌入式系統(tǒng)設(shè)計(jì)師首先是該應(yīng)用領(lǐng)域的系統(tǒng)設(shè)計(jì)師，全面了解應(yīng)用的需求，能提出帶有前瞻性的設(shè)計(jì)方案；同時(shí)應(yīng)了解IP核的功能及行情，很快便能利用所需的IP核再加上膠連邏輯（glue logic）完成系統(tǒng)。這就是chipless的運(yùn)作模式。

　　以SoC技術(shù)為主的chipless是指不再做具體模塊芯片的設(shè)計(jì)。按這種模式運(yùn)作的公司，依據(jù)電子市場(chǎng)需求和IP供給能力，提出系統(tǒng)功能描述，然后完成各IP模塊在芯片上的拼接，再按Fabless模式完成SoC制作，便可把產(chǎn)品投入市場(chǎng)。顯然，這種模式一定會(huì)受到系統(tǒng)設(shè)計(jì)師的歡迎。他們可以如當(dāng)年把IC芯片安裝在PCB上一樣在硅片上進(jìn)行IP模塊的布局，完成SoC的設(shè)計(jì)。由于所提方案是有前瞻性的，所選IP是優(yōu)化的，所用的設(shè)計(jì)工具是有效的，再加上所用的加工是穩(wěn)定的，所以這樣的產(chǎn)品具有了能在市場(chǎng)上一炮打響的條件。即使考慮到市場(chǎng)風(fēng)險(xiǎn)，成功率只有1/5，那個(gè)成功產(chǎn)品取得的占領(lǐng)市場(chǎng)的經(jīng)濟(jì)效益已足以使得公司取得成功。

　　IC設(shè)計(jì)公司的盈利主要在兩個(gè)階段。第一個(gè)階段是搶占市場(chǎng)階段。產(chǎn)品領(lǐng)先，市場(chǎng)獨(dú)占，即在所謂的"leading edge"位置，可以取得相當(dāng)高的新品差價(jià)收益。不過(guò)這個(gè)階段一般維持不長(zhǎng)，產(chǎn)品所具有的前瞻性逐漸消退，競(jìng)爭(zhēng)對(duì)手會(huì)以"me too"的方式擠占進(jìn)來(lái)，因此需要及時(shí)轉(zhuǎn)入第二階段，創(chuàng)造新的IP，優(yōu)化系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)更大成品率和更低的單件成本，以求得產(chǎn)品批量上市的收益。chipless 模式的IC公司在這兩個(gè)階段把握住市場(chǎng)和技術(shù)，就能高出一籌，在激烈的競(jìng)爭(zhēng)中取得勝利。

　　至于chipless所用的IP，主要以最佳的性能/價(jià)格比為目標(biāo)，只要是市場(chǎng)提供的、信譽(yù)可靠的都可以使用。在相同條件下，盡量選用國(guó)內(nèi)IP，以支持國(guó)內(nèi)IC業(yè)的發(fā)展。

（2）熟悉IP市場(chǎng)

　　正如當(dāng)年單片機(jī)系統(tǒng)設(shè)計(jì)師十分熟悉芯片市場(chǎng)一樣，嵌入式系統(tǒng)設(shè)計(jì)師要對(duì)IP市場(chǎng)十分熟悉。美國(guó)ICE主編的"ASIC Status99"中對(duì)IP有這樣的描述：

　　"Yesterday's chips are today's reusable IP blocks，and can be combined with other functions，like Video，Audio，Analog，and I/O，to formulate what we now know as system on chip（SoC）"

　　這個(gè)描述比較清楚地說(shuō)明IP對(duì)于嵌入式設(shè)計(jì)師的重要性。

　　熟悉IP市場(chǎng)首先要熟悉IP的功能、性能以及使用費(fèi)用，這點(diǎn)與買芯片裝系統(tǒng)差別不大。其次，要了解它的工藝依托狀況，這點(diǎn)是用分立組件搭系統(tǒng)不曾遇到的。SoC最終要去工藝制作，而各家Foundry的工藝又不盡相同，DSM階段各家工藝之間的差異會(huì)更突出一些。因此在SoC設(shè)計(jì)時(shí)，一定要注意所選IP的工藝兼容性。

　　IP進(jìn)入市場(chǎng)運(yùn)作，通常是以Foundry和EDA為載體。EDA系統(tǒng)裝入的IP一般只提供功能描述，為SoC設(shè)計(jì)仿真提供IP功能的黑盒。IP裝入EDA系統(tǒng)既有利于EDA銷售，又有利于IP的推廣，因此這種形式的IP資料通常是隨EDA系統(tǒng)無(wú)償提供的。與EDA不同，F(xiàn)oundry提供的是IP實(shí)體，是可以付諸工藝流片的全套設(shè)計(jì)。在得到IP版權(quán)持有者的許可之后，F(xiàn)oundry便可以有償提供IP的"使用版"。所謂"使用版"是不可閱讀的版本，不能通過(guò)它了解設(shè)計(jì)的細(xì)節(jié)，但可以使用。使用者可以方便地把它嵌入到自己的設(shè)計(jì)之中。

　　在市場(chǎng)運(yùn)作中，IP的使用費(fèi)用可以有多種方式，包括一次買斷，按設(shè)計(jì)付費(fèi)，按產(chǎn)品提成等等。無(wú)論哪種方式，一般說(shuō)，新版本的、功能強(qiáng)的IP要價(jià)都很高。因此，只有所設(shè)計(jì)的嵌入式系統(tǒng)有足夠大的市場(chǎng)，才可以從使用IP中取得效益。

　　就目前情況看，利用國(guó)外IP完成的SoC設(shè)計(jì)已有不少，但尚無(wú)國(guó)產(chǎn)的IP問(wèn)世，眼看著高額利潤(rùn)流去。早些年，我們買進(jìn)口芯片裝系統(tǒng)，高額利潤(rùn)被芯片拿走?，F(xiàn)在，我們自己做SoC芯片，但要用國(guó)外IP，高額利潤(rùn)又被IP拿走。因此，與IC設(shè)計(jì)師合作開(kāi)發(fā)出我們自己的IP也是系統(tǒng)設(shè)計(jì)師的光榮使命。

結(jié)束語(yǔ)

　　系統(tǒng)集成依靠的是非常廣闊的廣譜背景，一個(gè)人或幾個(gè)人包打天下的可能性已經(jīng)很小。如果說(shuō)在IP模塊設(shè)計(jì)中更多體現(xiàn)物理背景的話，包括電路的、器件的、工藝的，甚至分子的、原子的，那么系統(tǒng)級(jí)設(shè)計(jì)將更多體現(xiàn)系統(tǒng)背景，包括功能的、行為的、算法的、架構(gòu)的、設(shè)置思路的。赤橙黃綠青藍(lán)紫，系統(tǒng)集成的廣譜背景襯映著一個(gè)七彩紛呈的絢麗世界。

參考文獻(xiàn)

1 SoC: The Convergence Point for Solutions of the 21st Century. Keynote of IEEE CICC '2000

2 Core-Based Chip Design. session 6, IEEE CICC '97, p.87~111, 1997

3 System-on-a-Chip Integration. session 6; IP Creation and Management. session 13; DSM Issues, Tools and Methodologies. session 27. IEEE CICC '98, 1998

4 Terry Coston W. Issues for Fabless Design Companies Moving Towards Deep Submicron System on a Chip Design. IEEE CICC '98, p.581, 1998

5 Intellectual Properties Issues. ICE, ASIC Status '99, p.8, 1999

6 Tadaaki Yamauchi, Mitsuya Kinoshita, Teruhiko Amano, Katsumi Dosaka, Kazutami Arimoto, Hideyuki Ozaki and Tsutomu Yoshihara. Design Methodology of Embedded DRAM with Virtual-Socket Architecture. IEEE Journal of Solid-State Circuits, 2001,36(1):46~54

7 Henrik O. Johansson. A Simple Precharged CMOS Phase Frequency Detector. IEEE Journal of Solid-State Circuits, 1998,33(2):295~299

8 Intellectual Properties Issues. ICE, ASIC Status '99, p.4~8, 1999