關(guān) 閉

新聞中心

EEPW首頁 > 工控自動化 > 設(shè)計(jì)應(yīng)用 > 基于0.5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放大器設(shè)計(jì)

基于0.5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放大器設(shè)計(jì)

作者: 時(shí)間:2011-07-17 來源:網(wǎng)絡(luò) 收藏

摘要:為了提高運(yùn)算放大器的驅(qū)動能力,依據(jù)現(xiàn)有CMOS集成電路生產(chǎn)線,介紹一款新型BiCMOS集成運(yùn)算放大電路設(shè)計(jì),探討B(tài)iCMOS工藝的特點(diǎn)。在S-Edit中進(jìn)行“BiCMOS運(yùn)放設(shè)計(jì)”電路設(shè)計(jì),并對其電路各個(gè)器件參數(shù)進(jìn)行調(diào)整,包括MOS器件的寬長比和電容電阻的值。完成電路設(shè)計(jì)后,在T-spice中進(jìn)行電路的瞬態(tài)仿真,插入CMOS,PNP和NPN的工藝庫,對電路所需的電源電壓和輸入信號幅度和頻率進(jìn)行設(shè)定調(diào)整,最終在W-Edit輸出波形圖。在MCNC 0.5μm工藝平臺上完成由MOS、雙極型晶體管和電容構(gòu)成的運(yùn)算放大器版圖設(shè)計(jì)。根據(jù)設(shè)計(jì)的版圖,設(shè)計(jì)出Bi-CMOS相應(yīng)的工藝流程,并提取各光刻工藝的掩模版。
關(guān)鍵詞:BiCMOS;運(yùn)算放大器;版圖;VLSL

0 引言
近幾年來,隨著混合微電子技術(shù)的快速發(fā)展及其應(yīng)用領(lǐng)域的不斷擴(kuò)大,使其在通信行業(yè)和計(jì)算機(jī)系統(tǒng)有了快速的發(fā)展和廣泛的應(yīng)用。隨之電子和通信業(yè)界對于現(xiàn)代電子元器件(例如大規(guī)模集成電路)、電路小型化、高速度、低電源電壓、低功耗和提高性價(jià)比等方面的要求越來越高。傳統(tǒng)的雙極技術(shù)雖然具有高速、電流驅(qū)動能力強(qiáng)和模擬精度高等優(yōu)點(diǎn),但其功耗和集成度卻不能適應(yīng)現(xiàn)代VLSI技術(shù)發(fā)展的需要。而一直作為硅鍺(SiGe)集成電路主要技術(shù)平臺的MOS器件及其電路雖在高集成度、低功耗、強(qiáng)抗干擾能力等方面有著雙極電路無法比擬的優(yōu)勢,但在高速、大電流驅(qū)動場合卻無能為力。由此可見,無論是單一的CMOS,還是單一的雙極技術(shù)都無法滿足VLSI系統(tǒng)多方面性能的要求,因此只有融合CMOS和單一的雙極技術(shù)這兩種優(yōu)勢構(gòu)造BiCMOS器件及其電路,才是VLSI發(fā)展的必然產(chǎn)物。由于最先提出BiCMOS器件的構(gòu)造思路時(shí),雙極和CMOS技術(shù)在工藝和設(shè)備上差異很大,組合難度和成本都高,同時(shí)因應(yīng)用上的需求并不十分迫切,所以BiCMOS技術(shù)的發(fā)展比較緩慢。

1 電路圖設(shè)計(jì)
本文基于MCNC 0.5 μm CMOS工藝線設(shè)計(jì)了BiCMOS器件,其集成運(yùn)算放大器由輸入級、中間級、輸出級和偏置電路4部分組成。輸入級由CMOS差分輸入對即兩個(gè)PMOS和NMOS組成;中間級為CMOS共源放大器;輸出級為甲乙類互補(bǔ)輸出。圖1為CMOS差分輸入級,可作為集成運(yùn)算放大器的輸入級。NMOS管M1和M2作為差分對輸入管,它的負(fù)載是由NMOS管M3和M4組成的鏡像電流源;M5管用來為差分放大器提供工作電流。M1管和M2管完全對稱,其工作電流IDS1和IDS2由電流源Io提供。輸出電流IDS1和IDS2的大小取決于輸入電壓的差值VG1-VG2。IDS1和IDS2之和恒等于工作電流源Io。假設(shè)M1和M2管都工作在飽和區(qū),那么如果M1和M2管都制作在孤立的P阱里,就沒有襯偏效應(yīng),此時(shí)VTN1=VTN2=VT。忽略MOS管溝道長度的調(diào)制效應(yīng),差分對管的輸入差值電壓VID可表示為:

滿足設(shè)計(jì)要求。

3 版圖設(shè)計(jì)
采用的是以CMOS工藝為基礎(chǔ)的BiCMOS兼容工藝。首先以外延雙阱CMOS工藝為基礎(chǔ),在N阱內(nèi)增加了N+埋層和集電極接觸深N+注入,用以減少BJT器件的集電極串聯(lián)電阻阻值,以及降低飽和管壓降;其次用P+區(qū)(或N+區(qū))注入,制作基區(qū);再者發(fā)射區(qū)采取多晶硅摻雜形式,并與MOS器件的柵區(qū)摻雜形式一致,制作多晶硅BJT器件。由此可見,這種高速BiCMOS制造工藝原則上不需要增加其他的重要工序。

10.JPG


由于基準(zhǔn)電路不易調(diào)整,在設(shè)計(jì)版圖時(shí)將基準(zhǔn)部分外接。基于0.5μm CMOS工藝的運(yùn)算放大器版圖如圖7所示。

16.jpg



4 結(jié)語
該運(yùn)算放大器結(jié)合了CMOS工藝低功耗、高集成度和高抗干擾能力的優(yōu)點(diǎn),雙極型器件的高跨導(dǎo),負(fù)載電容對其速度的影響不靈敏,從而具有驅(qū)動能力強(qiáng)的優(yōu)點(diǎn)。該BiCMOS器件在現(xiàn)有CMOS工藝平臺上制造。該放大器以CMOS器件為主要單元電路,在驅(qū)動大電容負(fù)載之處加入雙極器件的運(yùn)算放大器電路,然后在Tanner Por軟件平臺上完成電路圖的繪制、仿真,并在MCNC 0.5μm CMOS工藝線上完成該電路的版圖設(shè)計(jì),經(jīng)實(shí)用,運(yùn)算放大器的參數(shù)均達(dá)到了設(shè)計(jì)要求。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉