內(nèi)置譯碼器的步進(jìn)電機(jī)微步進(jìn)驅(qū)動(dòng)芯片A3977

1　引　言
　　
隨著微步進(jìn)電機(jī)應(yīng)用的日益廣泛，其驅(qū)動(dòng)電路的發(fā)展也相當(dāng)迅速，各類控制芯片的功能越來越豐富，操作也越來越簡(jiǎn)便。A3977是一種新近開發(fā)出來、專門用于雙極型步進(jìn)電機(jī)的微步進(jìn)電機(jī)驅(qū)動(dòng)集成電路，其內(nèi)部集成了步進(jìn)和直接譯碼接口、正反轉(zhuǎn)控制電路、雙H橋驅(qū)動(dòng)，電流輸出2．5A，最大輸出功率可接近90W。它主要的設(shè)計(jì)功能包括：自動(dòng)混合模式電流衰減控制，PWM電流控制，同步整流，低輸出阻抗的DMOS電源輸出，全、半、1／4及1／8步進(jìn)操作，HOME輸出，休眠模式以及易實(shí)現(xiàn)的步進(jìn)和方向接口等。其應(yīng)用電路結(jié)構(gòu)簡(jiǎn)單、使用及控制方便，有著極其廣泛的應(yīng)用價(jià)值。

2　A3977工作特點(diǎn)
　　
大多數(shù)微步進(jìn)電機(jī)驅(qū)動(dòng)器都需要一些額外的控制線，通過D／A轉(zhuǎn)換器為PWM電流調(diào)節(jié)器設(shè)置參考值以及通過相輸入完成電流極性控制等。許多改進(jìn)型驅(qū)動(dòng)器仍然需要一些輸入來調(diào)整PWM電流控制模式使其工作在慢、快或混合衰減模式。這就需要系統(tǒng)的微處理器額外負(fù)擔(dān)8～12個(gè)需依靠D／A變換處理的輸入端。如果一個(gè)系統(tǒng)需要如此多的控制輸入，而且其微處理器還要存儲(chǔ)實(shí)現(xiàn)其控制的時(shí)序表，這就增加了系統(tǒng)的成本和復(fù)雜程度。

A3977可以通過其特有的譯碼器來使這些功能實(shí)現(xiàn)簡(jiǎn)單化，如圖1所示，其最簡(jiǎn)單的步進(jìn)輸入只需“STEP”（步進(jìn)）和“DIR”（方向）2條輸入線，輸出由DMOS的雙H橋完成。通過“STEP”腳簡(jiǎn)單的輸入1個(gè)脈沖就可以使電機(jī)完成1次步進(jìn)，省去了相序表，高頻控制線及復(fù)雜的編程接口。這使其更適于應(yīng)用在沒有復(fù)雜的微處理器或微處理器負(fù)擔(dān)過重的場(chǎng)合。同時(shí)A3977的內(nèi)部電路可以自動(dòng)地控制其PWM操作工作在快、慢及混合衰減模式。這不但降低了電機(jī)工作時(shí)產(chǎn)生的噪聲，也同時(shí)省去了一些額外的控制線。
　　
另外，其內(nèi)部低輸出阻抗的N溝道功率DMOS輸出結(jié)構(gòu)，可以使其輸出達(dá)到2．5A，35V。這一結(jié)構(gòu)的另一優(yōu)點(diǎn)是，使它能完成同步整流功能。由于有同步整流流功能，既降低了系統(tǒng)的功耗，又可以在應(yīng)用時(shí)省去外加的肖特基二極管。

A3977的休眠功能可以使系統(tǒng)不工作時(shí)的功耗達(dá)到最低。休眠時(shí)芯片的大部分內(nèi)部電路，如輸出DMOS、比較器及電荷泵等都將停止工作。從而在休眠模式時(shí)，包括電機(jī)驅(qū)動(dòng)電流在內(nèi)的總電流消耗在40μA以內(nèi)。此外，內(nèi)部保護(hù)電路還有利用磁滯實(shí)現(xiàn)的熱停車、低壓關(guān)斷及換流保護(hù)等功能。

集成電路的主要特點(diǎn)：
　?。?）額定輸出為：±2．5A，35V。
　?。?）低輸出阻抗，源端0．45Ω，接收端0．36Ω。
　?。?）自動(dòng)電流衰減檢測(cè)并選擇混合、快和慢等電流衰減模式。
　?。?）邏輯電平范圍為3．0～5．5V。
　　（5）HOME輸出。
　?。?）降低功耗的同步整流功能。
　?。?）內(nèi)部低壓關(guān)斷、熱停車電路及環(huán)流保護(hù)。

3　A3977引腳說明
　　
A3977有兩種封裝：一種是44引腳銅標(biāo)塑封（后綴為ED，A3977SED），另一種是28引腳帶散熱襯墊的塑封（后綴為L(zhǎng)P，A3977SLP），其引腳功能說明如表1所示。

電荷泵CP1、CP2可以產(chǎn)生一個(gè)高于VBB的門電平，用來驅(qū)動(dòng)DMOS源端的門。其實(shí)現(xiàn)方法是在CP1和CP2之間接一個(gè)0．22μF的陶瓷電容。同時(shí)VCP和VBB間也需要一個(gè)0．22μF的陶瓷電容作為一個(gè)蓄能器，用來操作DMOS的高端設(shè)備。
　　
VREG是由系統(tǒng)內(nèi)部產(chǎn)生，用于對(duì)DMOS漏端輸出進(jìn)行操作。VREG引腳須對(duì)地加一個(gè)0．22μF的陶瓷電容作為一個(gè)蓄能器，用來操作DMOS的高端設(shè)備。
　　
VREG是由系統(tǒng)內(nèi)部產(chǎn)生，用于對(duì)DMOS漏端輸出進(jìn)行操作。VREG引腳須對(duì)地加一個(gè)0．22μF的電容去耦。VREG是受內(nèi)部的電平調(diào)節(jié)器控制的，發(fā)生故障時(shí)其輸出是被禁止的。
　　
RC1和RC2引腳是為內(nèi)部PWM電路提供固定截止時(shí)間的。A3977的內(nèi)部PWM控制電路是用一個(gè)脈沖來控制器件的截止時(shí)間的。而這個(gè)脈沖的—84—截止時(shí)間toff就是由RC1和RC2引腳對(duì)地所接的電阻RT和電容CT決定的，即：
　　
　　toff＝RT CT
　　
　　式中，電阻RT和電容CT的取值范圍分別為12～100kΩ及470～1 500pF〉
　　
　　另外，除了可以為內(nèi)部PWM控制提供截止時(shí)間外，CT還為比較器提供了關(guān)斷時(shí)間tBLANK。A3977的設(shè)計(jì)要求當(dāng)其輸出由內(nèi)部電流控制電路切換時(shí)，電路取樣比較器的輸出是被禁止的。從而可以防止對(duì)過電流檢測(cè)作出誤判斷。tBLANK的取值為：
　　
　　tBLANK＝1400CT
　　
　　ENABLE輸入為低電平有效，它是DMOS輸出的使能控制信號(hào)。RESET輸入也是低電平有效，當(dāng)其為低電平時(shí)，DMOS的輸出將被關(guān)斷，所有的步進(jìn)邏輯輸入也將被忽略直至其輸入變高為止。

4　基本功能說明及應(yīng)用電路
　　
由于采用了內(nèi)置譯碼器技術(shù)，A3977可以很容易的使用最少的控制線對(duì)步進(jìn)電機(jī)實(shí)施微步進(jìn)控制。具體功能實(shí)現(xiàn)如下：
　　
　?。?）步進(jìn)控制：步進(jìn)控制信號(hào)有步進(jìn)輸入（STEP）、步進(jìn)模式邏輯輸入（MS1，MS2）以及方向控制信號(hào)（DIR）。每一次上電或復(fù)位（RESET＝0）后，在內(nèi)置譯碼器的作用下將H橋的輸出預(yù)置到HOME輸入所對(duì)應(yīng)的輸出狀態(tài)，然后當(dāng)STEP輸入的上升沿到來后，內(nèi)置譯碼器將根據(jù)步進(jìn)邏輯的輸入值（步進(jìn)模式見表2）控制H橋的輸出，使電機(jī)在當(dāng)前步進(jìn)模式下產(chǎn)生1次步進(jìn)。
　　
　　步進(jìn)的方向由DIR的輸入邏輯控制，其高、低電平分別控制雙相電機(jī)正反轉(zhuǎn)。

　　注：①全步進(jìn)轉(zhuǎn)過的角度為45°。
　　
　?。?）內(nèi)部PWM電流控制：每一個(gè)H橋都有一個(gè)有固定截止時(shí)間的PWM電流控制電路，以限制其負(fù)載電流在一個(gè)設(shè)計(jì)值。初始時(shí)，對(duì)角線上的一對(duì)源接收DMOS（一對(duì)上下橋臂）處于輸出狀態(tài)，電流流經(jīng)電機(jī)繞組和SENCE腳所接的電流取樣電阻（見圖1）。當(dāng)取樣電阻上的壓降等于D／A的輸出電壓時(shí)，電流取樣比較器將PWM鎖存器復(fù)位，從而關(guān)斷源驅(qū)動(dòng)器（上橋臂），進(jìn)入慢衰減模式；或同時(shí)關(guān)斷源接收驅(qū)動(dòng)器（上下橋臂）進(jìn)入快或混合衰減模式，使產(chǎn)生環(huán)流或電流回流至源端。該環(huán)流或回流將持續(xù)衰減至固定截止時(shí)間結(jié)束為止。然后，正確的輸出橋臂被再次啟動(dòng)，電機(jī)繞組電流再次增加，整個(gè)PWM循環(huán)完成。
　　
　　其中，最大限流Imax是由取樣電阻RS和電流取樣比較器的輸入電平VREF控制的：
　　
　　Imax＝VREF／8RS固定截止時(shí)間toff的計(jì)算如上所述。
　　
　?。?）電流衰減模式控制：A3977具有自動(dòng)檢測(cè)電流衰減及選擇電流衰減模式功能，從而能給微步進(jìn)提供最佳的正弦電流輸出。電流衰減模式由PFD的輸入進(jìn)行控制，其輸入電平的高低控制輸出電流處于慢、快及混合衰減模式。如果PFD的輸入電壓高于0．6VDD，則選擇慢衰減模式。如果PFD的輸入電壓低于0．21VDD，則選擇快衰減模式。處于二者之間的PFD電平值將選擇混合衰減模式。
　　
　　其中混合衰減模式將一個(gè)PWM周期的固定截止時(shí)間分為快、慢兩個(gè)衰減部分。當(dāng)電流達(dá)到最大限流Imax后，系統(tǒng)將進(jìn)入快衰減模式直至SENCE上的取樣電壓衰減至PFD的端電壓VPFD。經(jīng)過tFD的快衰減后，器件將切換至慢衰減模式直至固定截止時(shí)間結(jié)束。

　　其中，器件工作在快衰減模式的時(shí)間tFD為：

　　tFD＝RTCrln（0．6VPFD／VPFD）
　　
　?。?）同步整流控制：同步整流控制是由SR的邏輯輸入控制的。當(dāng)SR輸入為低電平時(shí)，同步整流功能將被啟動(dòng)。此期間，當(dāng)檢測(cè)到電流為零值時(shí)，可通過關(guān)閉同步整流功能來防止負(fù)載電流反向，從而防止了電機(jī)繞組反方向?qū)?。而?dāng)SR輸入為高電平時(shí)，同步整流將被禁止。
　　
　　（5）休眠模式：當(dāng)SLEEP引腳輸入為低電平時(shí)，器件將進(jìn)入休眠模式，從而大大降低器件空閑的功耗。進(jìn)入休眠模式后器件的大部分內(nèi)部電路包括DMOS輸出電路、調(diào)節(jié)器及電荷泵等都將停止工作。當(dāng)其輸入為高電平時(shí)，系統(tǒng)恢復(fù)到正常的操作狀態(tài)并將器件的輸出預(yù)置到HOME狀態(tài)。
　　
　　（6）典型應(yīng)用電路：其典型應(yīng)用電路如圖1所示，可見其應(yīng)用電路是非常簡(jiǎn)單的，其正常工作時(shí)僅需5個(gè)邏輯輸入即可。

5　應(yīng)用注意事項(xiàng)

　?。?）PFD引入端應(yīng)加一個(gè)0．1μF的電容去耦?！　?BR>　?。?）布線時(shí)應(yīng)布一個(gè)較厚的地層，最好在本器件周圍布上星形地。
　?。?）最好將芯片直接焊接在線路板上。
　?。?）為VBB引腳加一個(gè)大于47μF的電解電容去耦（越靠近芯片越好）。
　?。?）為保證輸出電流取樣的精確，最好使取樣電阻有自己?jiǎn)为?dú)的地，并將其連到器件周圍的星形地
上，而且引線越短越好。
　?。?）當(dāng)系統(tǒng)由休眠模式退出后，最少要延遲1ms才可以輸入步進(jìn)命令，從而為驅(qū)動(dòng)DMOS的電荷泵復(fù)位提供充裕的時(shí)間。