新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > Altera公司與臺積公司攜手合作采用先進(jìn)封裝技術(shù)打造Arria 10 FPGA與 SoC

Altera公司與臺積公司攜手合作采用先進(jìn)封裝技術(shù)打造Arria 10 FPGA與 SoC

作者: 時間:2014-04-21 來源:電子產(chǎn)品世界 收藏

  公司?(Nasdaq:?ALTR)?與臺積公司今日共同宣布雙方攜手合作采用臺積公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為公司打造20?nm?Arria??10?與?公司成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司,成功提升其20?nm器件系列的質(zhì)量、可靠性和效能。

本文引用地址:http://m.butianyuan.cn/article/245727.htm

  Altera公司全球營運及工程副總裁Bill?Mazotti表示:「臺積公司提供了一項非常先進(jìn)且高度整合的封裝解決方案來支持我們的Arria?10?器件,此項產(chǎn)品為業(yè)界最高密度的20?nm?單芯片。這項封裝技術(shù)不僅為Arria?10?和??帶來相當(dāng)大的助力,并且協(xié)助我們解決在20?nm封裝技術(shù)上所面臨的挑戰(zhàn)?!?/p>

  相較于一般標(biāo)準(zhǔn)型銅凸塊解決方案,臺積公司先進(jìn)的覆晶球門陣列(Flip?Chip?BGA)封裝技術(shù)利用細(xì)間距銅凸塊提供Arria?10器件更優(yōu)異的質(zhì)量和可靠性,此項技術(shù)能夠滿足高性能?FPGA對多凸塊接點的需求,亦提供較佳的凸塊焊接點疲勞壽命,并且改善電遷移(Electro-migration)以及超低介電系數(shù)介電層(Extra?Low-K?Layer)之低應(yīng)力表現(xiàn),對于使用先進(jìn)硅片技術(shù)生產(chǎn)的產(chǎn)品而言,這些都是非常關(guān)鍵的特性。

  臺積公司北美子公司資深副總經(jīng)理David?Keller表示:「臺積公司銅凸塊封裝技術(shù)針對使用超低介電材料以及需要微間距(小于150微米)凸塊的先進(jìn)硅片產(chǎn)品創(chuàng)造卓越的價值,我們很高興Altera公司采用此高度整合的封裝解決方案。」

  Altera公司現(xiàn)在發(fā)售采用臺積公司20工藝及其創(chuàng)新封裝技術(shù)所生產(chǎn)的Arria?10?FPGA。Arria?10?FPGA與?SoC具備在FPGA業(yè)界中最高密度的單芯片,與先前的28?nm?Arria系列相比,此全新系列器件功耗減少高達(dá)40%,更多相關(guān)訊息請瀏覽www.altera.com.cn或連絡(luò)Altera公司當(dāng)?shù)劁N售代表。

  臺積公司銅凸塊封裝技術(shù)適合應(yīng)用于大尺寸芯片及細(xì)間距產(chǎn)品,此項技術(shù)包含臺積公司可制造性設(shè)計(DFM)/可靠性設(shè)計(DFR)實作工具,能夠針對較寬的組裝工藝參數(shù)范圍及較高的可靠性進(jìn)行封裝設(shè)計與結(jié)構(gòu)的調(diào)整,此項技術(shù)的生產(chǎn)級組裝良率優(yōu)于99.8%。



關(guān)鍵詞: SoC FPGA Altera

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉