新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 新品快遞 > Altera與臺(tái)積用先進(jìn)技術(shù)打造Arria 10 FPGA與SoC

Altera與臺(tái)積用先進(jìn)技術(shù)打造Arria 10 FPGA與SoC

作者: 時(shí)間:2014-04-23 來(lái)源:電子產(chǎn)品世界 收藏

  公司與公司今日共同宣布雙方攜手合作采用公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為公司打造20 nm Arria® 10 與 ,公司成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司,成功提升其20 nm器件系列的質(zhì)量、可靠性和效能。

本文引用地址:http://m.butianyuan.cn/article/245851.htm

  Altera公司全球營(yíng)運(yùn)及工程副總裁Bill Mazotti表示:「公司提供了一項(xiàng)非常先進(jìn)且高度整合的封裝解決方案來(lái)支持我們的Arria 10 器件,此項(xiàng)產(chǎn)品為業(yè)界最高密度的20 nm 單芯片。這項(xiàng)封裝技術(shù)不僅為Arria 10 和  帶來(lái)相當(dāng)大的助力,并且協(xié)助我們解決在20 nm封裝技術(shù)上所面臨的挑戰(zhàn)。」

  相較于一般標(biāo)準(zhǔn)型銅凸塊解決方案,臺(tái)積公司先進(jìn)的覆晶球門陣列(Flip Chip BGA)封裝技術(shù)利用細(xì)間距銅凸塊提供Arria 10器件更優(yōu)異的質(zhì)量和可靠性,此項(xiàng)技術(shù)能夠滿足高性能 FPGA對(duì)多凸塊接點(diǎn)的需求,亦提供較佳的凸塊焊接點(diǎn)疲勞壽命,并且改善電遷移(Electro-migration)以及超低介電系數(shù)介電層(Extra Low-K Layer)之低應(yīng)力表現(xiàn),對(duì)于使用先進(jìn)硅片技術(shù)生產(chǎn)的產(chǎn)品而言,這些都是非常關(guān)鍵的特性。

  臺(tái)積公司北美子公司資深副總經(jīng)理David Keller表示:「臺(tái)積公司銅凸塊封裝技術(shù)針對(duì)使用超低介電材料以及需要微間距(小于150微米)凸塊的先進(jìn)硅片產(chǎn)品創(chuàng)造卓越的價(jià)值,我們很高興Altera公司采用此高度整合的封裝解決方案?!?/p>

  Altera公司現(xiàn)在發(fā)售采用臺(tái)積公司20工藝及其創(chuàng)新封裝技術(shù)所生產(chǎn)的Arria 10 FPGA。Arria 10 FPGA與 SoC具備在FPGA業(yè)界中最高密度的單芯片,與先前的28 nm Arria系列相比,此全新系列器件功耗減少高達(dá)40%,更多相關(guān)訊息請(qǐng)瀏覽www.altera.com.cn或連絡(luò)Altera公司當(dāng)?shù)劁N售代表。

  臺(tái)積公司銅凸塊封裝技術(shù)適合應(yīng)用于大尺寸芯片及細(xì)間距產(chǎn)品,此項(xiàng)技術(shù)包含臺(tái)積公司可制造性設(shè)計(jì)(DFM)/可靠性設(shè)計(jì)(DFR)實(shí)作工具,能夠針對(duì)較寬的組裝工藝參數(shù)范圍及較高的可靠性進(jìn)行封裝設(shè)計(jì)與結(jié)構(gòu)的調(diào)整,此項(xiàng)技術(shù)的生產(chǎn)級(jí)組裝良率優(yōu)于99.8%。

fpga相關(guān)文章:fpga是什么




關(guān)鍵詞: SoC FPGA Altera 臺(tái)積

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉