DDR測試--SDRAM時鐘分析案例

幾天后，我們在實驗室重新測試了該系統(tǒng)的時鐘，測試儀器為SDA816Zi（帶寬16G，采樣率40G），探頭為ZS1500（帶寬1.5GHz）。由于待測試信號頻率僅為100MHz，所以通常1G以上示波器和探頭足以滿足需求（注：對于某些上升時間很快的時鐘，比如PCIExpress的100MHz時鐘，1GHz的帶寬是不夠的，需要更高帶寬的示波器）。下圖2左圖為未作端接時在SDRAM芯片端測量時鐘波形，右圖為靠近SDRAM顆粒并聯(lián)100歐電阻后的波形，兩者相比，前者的過沖高達7.8V，電路板不能正常工作；而后者過沖較小，電路板可以正常工作。

盡管并聯(lián)了100歐電阻后電路板能正常工作了，但是接收端測量到的峰峰值高達6.2V，對于SDRAM芯片3.3V的工作電壓來講還是比較大的，長期工作可能會導致內存芯片出問題，所以，我們還需改進端接策略。在信號完整性書籍中，通常有串聯(lián)匹配、并聯(lián)匹配、RC網(wǎng)絡、戴維南網(wǎng)絡等端接方法，如下圖3所示。相比并聯(lián)匹配，串聯(lián)匹配不用提供DC電流到地或者電源，不會對輸出的高低電平產(chǎn)生影響，能減小過沖和EMI，所以我們接著嘗試串聯(lián)匹配下的信號質量。

由于電路中ARM的MCU輸出的一路100MHz時鐘要驅動兩個SDRAM芯片，布線上MCU出來的時鐘剛出來就分成兩路后連向兩個SDRAM的時鐘引腳，所以我們采用了在兩路時鐘分支上同時串聯(lián)100歐電阻加并聯(lián)10pf電容的端接方法。在PCB上割線，焊上電阻和電容后測量的結果如下圖4所示，改進后的時鐘峰峰值為3.44V，波形無過沖，信號質量良好。電路板系統(tǒng)運行正常。