新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 數(shù)字電路一些問答

數(shù)字電路一些問答

作者: 時間:2008-09-18 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/258621.htm
8、MOORE 與 MEELEY狀態(tài)機的特征。

Moo re 狀態(tài)機的輸出僅與當(dāng)前狀態(tài)值有關(guān), 且只在時鐘邊沿到來時才會有狀態(tài)變化. Mealy 狀態(tài)機的輸出不僅與當(dāng)前狀態(tài)值有關(guān), 而且與當(dāng)前輸入值有關(guān), 這

9、多時域設(shè)計中,如何處理信號跨時域。

不同的時鐘域之間信號通信時需要進行同步處理,這樣可以防止新時鐘域中第一級觸發(fā)器的亞穩(wěn)態(tài)信號對下級邏輯造成影響,其中對于單個控制信號可以用兩級同步器,如電平、邊沿檢測和脈沖,對多位信號可以用FIFO,雙口RAM,握手信號等。

跨時域的信號要經(jīng)過同步器同步,防止亞穩(wěn)態(tài)傳播。例如:時鐘域1中的一個信號,要送到時鐘域2,那么在這個信號送到時鐘域2之前,要先經(jīng)過時鐘域2的同步器同步后,才能進入時鐘域2。這個同步器就是兩級d觸發(fā)器,其時鐘為時鐘域2的時鐘。這樣做是怕時鐘域1中的這個信號,可能不滿足時鐘域2中觸發(fā)器的建立保持時間,而產(chǎn)生亞穩(wěn)態(tài),因為它們之間沒有必然關(guān)系,是異步的。這樣做只能防止亞穩(wěn)態(tài)傳播,但不能保證采進來的數(shù)據(jù)的正確性。所以通常只同步很少位數(shù)的信號。比如控制信號,或地址。當(dāng)同步的是地址時,一般該地址應(yīng)采用格雷碼,因為格雷碼每次只變一位,相當(dāng)于每次只有一個同步器在起作用,這樣可以降低出錯概率,象異步FIFO的設(shè)計中,比較讀寫地址的大小時,就是用這種方法。 如果兩個時鐘域之間傳送大量的數(shù)據(jù),可以用異步FIFO來解決問題。

10、給了reg的setup,hold時間,求中間組合邏輯的delay范圍。

Delay period - setup – hold

11、時鐘周期為T,觸發(fā)器D1的寄存器到輸出時間最大為T1max,最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問,觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。

T3setup>T+T2max,T3hold>T1min+T2min

12、給出某個一般時序電路的圖,有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決

定最大時鐘的因素,同時給出表達式。

T+Tclkdealy>Tsetup+Tco+Tdelay;

Thold>Tclkdelay+Tco+Tdelay;

13、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。

靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑,計算信號在這些路徑上的傳播延時,檢查信號的建立和保持時間是否滿足時序要求,通過對最大路徑延時和最小路徑延時的分析,找出違背時序約束的錯誤。它不需要輸入向量就能窮盡所有的路徑,且運行速度很快、占用內(nèi)存較少,不僅可以對芯片設(shè)計進行全面的時序功能檢查,而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計,因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。

動態(tài)時序模擬就是通常的仿真,因為不可能產(chǎn)生完備的測試向量,覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中,無法暴露一些路徑上可能存在的時序問題;

14、一個四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing。

關(guān)鍵:將第二級信號放到最后輸出一級輸出,同時注意修改片選信號,保證其優(yōu)先級未被修改。

15、為什么一個標(biāo)準的倒相器中P管的寬長比要比N管的寬長比大?

和載流子有關(guān),P管是空穴導(dǎo)電,N管電子導(dǎo)電,電子的遷移率大于空穴,同樣的電場下,N管的電流大于P管,因此要增大P管的寬長比,使之對稱,這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等

16、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。

latch是電平觸發(fā),register是邊沿觸發(fā),register在同一時鐘邊沿觸發(fā)下動作,符合同步電路的設(shè)計思想,而latch則屬于異步電路設(shè)計,往往會導(dǎo)致時序分析困難,不適當(dāng)?shù)膽?yīng)用latch則會大量浪費芯片資源。

17、BLOCKING NONBLOCKING 賦值的區(qū)別。

非阻塞賦值:塊內(nèi)的賦值語句同時賦值,一般用在時序電路描述中

阻塞賦值:完成該賦值語句后才能做下一句的操作,一般用在組合邏輯描述中

電路相關(guān)文章:電路分析基礎(chǔ)



上一頁 1 2 下一頁

關(guān)鍵詞: 數(shù)字電路

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉