新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 業(yè)界動(dòng)態(tài) > 利用信號(hào)平均技術(shù),消除噪聲干擾,提升重復(fù)信號(hào)采樣的精準(zhǔn)度

利用信號(hào)平均技術(shù),消除噪聲干擾,提升重復(fù)信號(hào)采樣的精準(zhǔn)度

作者: 時(shí)間:2014-09-03 來(lái)源:電子產(chǎn)品世界 收藏

  許多高速數(shù)據(jù)采集應(yīng)用,如激光雷達(dá)或光纖測(cè)試等,都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào),因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來(lái)說,最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號(hào)平均技術(shù),可以讓您的測(cè)量測(cè)試系統(tǒng)獲取更加可靠的、更加有效的測(cè)試數(shù)據(jù)。

本文引用地址:http://m.butianyuan.cn/article/262544.htm

  通常情況下,在模擬信號(hào)的測(cè)試中,所采集到的數(shù)據(jù)往往夾雜著一些不需要的、隨機(jī)的內(nèi)容,這些數(shù)據(jù)是由周圍的干擾或者測(cè)試誤差所引起的,我們稱之為隨機(jī)噪聲,這種噪聲可能會(huì)影響我們的目標(biāo)信號(hào),也就是我們需要采集的數(shù)據(jù)。而采用信號(hào)平均技術(shù),則可以減少隨機(jī)噪聲的影響,提升信噪比(SNR),并且最大程度的減少對(duì)目標(biāo)信號(hào)的影響,從而提高數(shù)據(jù)采集的精度和動(dòng)態(tài)范圍。具體來(lái)說,科技的數(shù)據(jù)平均模式(DAM,Data Average Mode)就是提供了這樣一個(gè)高水準(zhǔn)的信號(hào)平均功能。

  1 的優(yōu)勢(shì)

  消除噪聲的解決方案包含了兩種:一種是基于的解決方案,另一種是基于的解決方案。當(dāng)測(cè)量測(cè)試系統(tǒng)所需的采樣率低于幾千赫茲時(shí),通常采用基于的解決方案。但是,當(dāng)測(cè)量測(cè)試系統(tǒng)所需的采樣率比較高時(shí),基于(Field-programmable Gate Array)的解決方案則是更好的選擇。因?yàn)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/DSP">DSP是基于代碼或指令的一種方法,它不可避免地要涉及到系統(tǒng)架構(gòu)和核心處理器,這會(huì)導(dǎo)致過多的占用系統(tǒng)資源,增加處理時(shí)間。而FPGA由于提供了多個(gè)門陣列(Gate)和內(nèi)存塊(RAM Block),可以組成乘法器(Multiplier)、寄存器(Registers)和其他邏輯單元,從而可以實(shí)現(xiàn)快速的運(yùn)算。因此,目前許多高性能的應(yīng)用大都采用基于FPGA的解決方案。

  科技大部分的高速數(shù)字化儀都提供了板載的FPGA功能,對(duì)于需要高速高帶寬的實(shí)時(shí)采集應(yīng)用來(lái)說是非常合適的?;贔PGA功能的板卡支持板載的實(shí)時(shí)數(shù)據(jù)處理功能,如信號(hào)平均,這樣可以減少在主機(jī)上運(yùn)行的信號(hào)平均任務(wù)。并且就處理速度而言,在FPGA上執(zhí)行信號(hào)平均要比在主機(jī)上執(zhí)行快得多,并且不會(huì)占用主機(jī)CPU的任何資源。

  2 消除噪聲干擾,提升重復(fù)信號(hào)采樣的精準(zhǔn)度

  在模擬信號(hào)的測(cè)試中,所采集到的數(shù)據(jù)中常常包含了一些噪聲(如諧波分量,調(diào)制邊帶等),可能會(huì)掩蓋我們所感興趣的信號(hào)或它的諧波分量,調(diào)制邊帶modulation sideband等。眾所周知,由于隨機(jī)噪聲的期望值為零,使得信號(hào)平均技術(shù)成為一種簡(jiǎn)單且有效的解決方案,可以在周期性或重復(fù)的信號(hào)中消除隨機(jī)噪聲。的信號(hào)平均模式就是按照下面的原理進(jìn)行工作的。在重觸發(fā)(Re-trigger)模式下,重復(fù)采集R次N采樣點(diǎn),且觸發(fā)源為外部的數(shù)字或模擬信號(hào),每次采集的數(shù)據(jù)都會(huì)儲(chǔ)存在相同的板載緩存中,并且在沒有軟件干預(yù)的情況下由FPGA自動(dòng)進(jìn)行累計(jì)。當(dāng)R次重觸發(fā)完成后,F(xiàn)PGA將累計(jì)的數(shù)據(jù)除以R后得到一個(gè)平均數(shù),并將該平均數(shù)交給主機(jī)電腦。所有的數(shù)據(jù)(包含平均數(shù))都會(huì)逐個(gè)的用軌跡表示出來(lái),從而減少噪聲,讓數(shù)據(jù)更接近目標(biāo)數(shù)據(jù)。下圖顯示了的數(shù)據(jù)平均模式在數(shù)據(jù)采集和降噪方面的對(duì)比結(jié)果。

模擬信號(hào)相關(guān)文章:什么是模擬信號(hào)


fpga相關(guān)文章:fpga是什么


光譜分析儀相關(guān)文章:光譜分析儀原理
熱電偶相關(guān)文章:熱電偶原理

上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 凌華 FPGA DSP PCIe-9852 201409

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉