新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 新品快遞 > PLDA 與創(chuàng)意電子連手推出臺(tái)積電 16 奈米 FinFET Plus PCI Express Gen 4 解決方案

PLDA 與創(chuàng)意電子連手推出臺(tái)積電 16 奈米 FinFET Plus PCI Express Gen 4 解決方案

作者: 時(shí)間:2015-04-13 來(lái)源:電子產(chǎn)品世界 收藏

  PCI Express® 控制器IP解決方案領(lǐng)導(dǎo)者 與彈性客制化 IC 領(lǐng)導(dǎo)廠商 (Flexible ASIC Leader™) 創(chuàng)意電子 (GUC) 合作,推出 (TSMC) 16 奈米 FinFET Plus (16FF+) 制程的完整 PCIe Gen 4 解決方案。全新的 PCIe Gen 4 IP可立即授權(quán)予系統(tǒng)單芯片 (SoC) 公司與系統(tǒng)制造商,有效滿足 PCIe 4.0 應(yīng)用在大量數(shù)據(jù)傳輸、低延遲與低功耗上的各種需求。除IP之外,測(cè)試芯片目前也已開(kāi)始供應(yīng),以協(xié)助工程人員克服TSMC 16FF+ PCIe 4.0 解決方案的復(fù)雜設(shè)計(jì)。全新的 Gen 4 解決方案,將 與創(chuàng)意電子長(zhǎng)久以來(lái)的合作伙伴關(guān)系延伸到最新的 PCI Express 4.0 世代,在兩者備受肯定的解決方案當(dāng)中,再添另一項(xiàng)業(yè)界第一。

本文引用地址:http://m.butianyuan.cn/article/272445.htm

   共同創(chuàng)立人 Stephane Hauradou 表示:「我們很榮幸能與長(zhǎng)久以來(lái)的伙伴創(chuàng)意電子合作,推出TSMC 16FF+ PCIe 4.0 完整解決方案。本公司將重心完全放在 PCI Express,可幫助客戶(hù)及早部署相關(guān)技術(shù);新技術(shù)除了擁有極高的耐用度,更通過(guò)全面性的驗(yàn)證,將為客戶(hù)帶來(lái)特殊優(yōu)勢(shì)。儲(chǔ)存設(shè)備、數(shù)據(jù)中心、高速運(yùn)算供貨商與網(wǎng)絡(luò)公司眾所期待的 PCIe 4.0 目前也已有流片完成的測(cè)試芯片,為項(xiàng)目中需要最先進(jìn)的 PCIe 解決方案的設(shè)計(jì)人員與合作伙伴們降低了設(shè)計(jì)風(fēng)險(xiǎn)?!?/p>

  創(chuàng)意電子模擬/混合訊號(hào) IC 設(shè)計(jì)部資深主管 潘辰陽(yáng)博士表示:「創(chuàng)意電子的PHY IP設(shè)計(jì),可用于任何的網(wǎng)絡(luò)或高階運(yùn)算系統(tǒng)單芯片,客戶(hù)將可獲得一套具高性?xún)r(jià)比且低功耗的解決方案,滿足當(dāng)下高速互連設(shè)計(jì)的相關(guān)需求,同時(shí)也享有我們合作伙伴 PLDA 所提供的優(yōu)勢(shì),也就是其專(zhuān)業(yè)知識(shí)、高質(zhì)量的產(chǎn)品支持,以及提供終端用戶(hù)的絕佳彈性。」

  PLDA 的 XpressRICH4 控制器支持從 PCIe 1.1 x1 到 PCIe 4.0 x16 等所有的 PCIe 配置,包括端點(diǎn) (Endpoint)、根端口 (Root Port)、雙模式 (Dual-mode) 和交換器 (Switch),并在低功耗、高吞吐量、低延遲和芯片大小等方面有優(yōu)化的效能。XpressRICH4 支持 8、16、32 和 64 位元 PIPE 及 PIE-8 接口,能輕松與多家PHY廠商的 PCS 層進(jìn)行整合,同時(shí)加入電源管理、錯(cuò)誤管理、虛擬化 (SRIOV) 和數(shù)據(jù)保護(hù)等進(jìn)階功能。此外亦提供 XpressRICH4-AXI 格式,搭載業(yè)界標(biāo)準(zhǔn)的 AMBA AXI4 總線接口、完整 AXI 互連并內(nèi)建 DMA。

  如需 XpressRICH4 控制器的詳細(xì)信息,請(qǐng)參閱 PLDA 網(wǎng)站 (www.plda.com)。

  創(chuàng)意電子的 PCIe-4 EMSplus PHY IP完全兼容于 PCI Express Gen 2003/1/2/4 訊號(hào)傳輸率,除了運(yùn)用創(chuàng)意電子通過(guò)驗(yàn)證的自適應(yīng)均衡架構(gòu)和先進(jìn)的時(shí)鐘恢復(fù)算法所打造的 USB3.1、10G-KR 及 SATA/SAS 3.0,PHY在所有的數(shù)據(jù)傳輸率與信道下均可達(dá)到極低的位錯(cuò)誤率。PHY每條通道均具備不同的數(shù)據(jù)傳輸率,支持彈性的分歧與鏈接聚集。PHY亦支持較新的 PCIe 功能,如纜線系統(tǒng)的 Separate Refclk Independent SSC (SRIS),以及能在閑置狀態(tài)下達(dá)到最低耗電量的 L1 子狀態(tài)。

  如需 EMSplus PHY的詳細(xì)信息,請(qǐng)參閱創(chuàng)意電子網(wǎng)站 (www.guc-asic.com)。

  歡迎蒞臨 2015 年 4 月 7 日在美國(guó)加州圣荷西舉辦的研討會(huì) (TSMC Symposium),PLDA 攤位編號(hào) 411,創(chuàng)意電子攤位編號(hào) 102。

  供貨情形

  PLDA 與創(chuàng)意電子現(xiàn)已開(kāi)始提供完整的 PCI Express Gen4 解決方案。

  如需詳細(xì)信息,請(qǐng)聯(lián)絡(luò) PLDA (asic@plda.com) 與創(chuàng)意電子 (ip@guc-asic.com)。PLDA PCIe 4.0 控制器與創(chuàng)意電子 PCIe 4.0 PHY IP的測(cè)試芯片,已開(kāi)始向特定客戶(hù)提供。



關(guān)鍵詞: PLDA 臺(tái)積電

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉