新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > Siloti VE時序仿真提升IC設(shè)計生產(chǎn)力

Siloti VE時序仿真提升IC設(shè)計生產(chǎn)力

——
作者: 時間:2007-04-17 來源:EEPW 收藏
Springsoft,近期宣布旗下關(guān)系企業(yè)美國Novas公司推出全新精確時序仿真再生技術(shù)~ Replay 模塊,此功能是屬于信號能見度增強系統(tǒng)Sim (Visibility Enhancement) 的附加模塊。這項正在申請專利中的新技術(shù)可提高芯片仿真過程中所發(fā)生時序問題的偵錯及修復(fù)效率。相較于傳統(tǒng)仿真方式,此技術(shù)有效提升仿真速度并節(jié)省十倍以上的文件存取空間,同時提供芯片偵錯過程中,偵錯系統(tǒng)所需的精確時序信息。

門級電路(gate level)的時序仿真至今仍是芯片驗證流程中普遍使用的方法。 Replay模塊大幅降低在時序仿真中對信號轉(zhuǎn)存(signal dumping)的要求,且在發(fā)現(xiàn)仿真結(jié)果出現(xiàn)錯誤時可同時改善原本緩慢而高成本的重新仿真時間。Springsoft資深產(chǎn)品處長茅華指出:「時序收斂是現(xiàn)今所需面對的重要課題, Siloti Replay模塊可以加速仿真的速度并很快的找出時序問題。當(dāng)在仿真中發(fā)現(xiàn)時序錯誤時,工程師可以用Siloti Replay模塊只針對出問題的時間范圍執(zhí)行一小段的仿真,這絕對可以大幅縮短產(chǎn)品設(shè)

計的周轉(zhuǎn)時間(turnaround time)?!?/P>

IC驗證過程中,由于偵錯的需要必須獲取并轉(zhuǎn)存(dump)大量的數(shù)據(jù),導(dǎo)致執(zhí)行門級電路(gate level)的時序仿真變得十分緩慢,因此大部份工程師選擇只在仿真結(jié)果出錯時再重新執(zhí)行仿真以轉(zhuǎn)存信號數(shù)據(jù)。但僅管設(shè)計師只需要少部分的數(shù)據(jù)做分析,系統(tǒng)還是必須花費大量的時間執(zhí)行整個芯片的重新仿真。Siloti Replay模塊徹底解決這樣的問題,它只專注在需要偵錯的部分作重新仿真并只轉(zhuǎn)存絕對必要的數(shù)據(jù),來達(dá)到快速仿真。因此,運用Siloti Replay 技術(shù)只需很小的文件存取空間,便可達(dá)成完整偵錯的目的。

茅華進(jìn)一步強調(diào):「Siloti信號能見度增強系統(tǒng)Sim (Visibility Enhancement)的分析引擎可以自動根據(jù)這些 “關(guān)鍵信號(essential signal)”值來進(jìn)行重新仿真的程序,這樣不但可以加快仿真速度,更可以大幅縮減需要的文件空間。此外,工程師可以使用熟悉的Verdi偵錯系統(tǒng)進(jìn)行偵錯, Siloti Sim 會自動根據(jù)這些 “關(guān)鍵信號”推算出其它未轉(zhuǎn)存的信號數(shù)據(jù),讓使用者可以進(jìn)行完整的偵錯?!?/P>

Siloti Replay模塊的特點在于偵錯過程中發(fā)現(xiàn)時序問題時,它只需執(zhí)行一小段的時序仿真,市面上的主要仿真軟件都可通過PLI接口與Siloti Replay共同運作。使用者將會明顯感覺到仿真速度的加快,因為Siloti Replay 模塊可控制仿真軟件直接切入有問題的時間點,而不需要從頭開始重行執(zhí)行仿真程序。這種精確的時序再生仿真可以運用同一份 ” 關(guān)鍵信號”轉(zhuǎn)存盤來重復(fù)執(zhí)行,并使用Verdi偵錯系統(tǒng)做進(jìn)階的分析來找到時序問題真正發(fā)生的原因。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉