混合信號(hào)測(cè)試新結(jié)構(gòu)——同步及存儲(chǔ)磁心

引言
當(dāng)前電子設(shè)計(jì)的趨勢(shì)是復(fù)合功能化以及更廣泛地使用模擬、數(shù)字混合技術(shù)。在設(shè)計(jì)、建模和測(cè)試諸如3G手機(jī)及機(jī)頂盒等混合了視頻、音頻及數(shù)據(jù)信號(hào)的系統(tǒng)時(shí)，需要緊密集成與基頻采樣頻率、失真和觸發(fā)特性相匹配的數(shù)字及模擬數(shù)據(jù)采集和發(fā)生硬件。模擬及數(shù)字儀器不再是具有完全相異的定時(shí)引擎和不匹配模擬性能的獨(dú)立系統(tǒng)。另外，隨著這些具有類似時(shí)鐘的設(shè)備在全球范圍內(nèi)廣泛地制造，產(chǎn)品必須在極寬的溫度范圍內(nèi)具有穩(wěn)定性和性能一致性，以便進(jìn)行可靠的、高性能的功能測(cè)試。
NI設(shè)計(jì)的同步及存儲(chǔ)磁心(SMC)作為一種針對(duì)高速模塊化儀器的通用結(jié)構(gòu)回應(yīng)了測(cè)試多種設(shè)備需求的挑戰(zhàn)。具有以下特點(diǎn)：靈活的輸入及輸出數(shù)據(jù)傳送磁心；每個(gè)通道高達(dá)256 MB的高速存儲(chǔ)器；精確定時(shí)及同步引擎。
組成基于SMC的復(fù)合信號(hào)測(cè)試工具的三種儀器在采樣速率及靈活性方面相匹配，分別為：100MS/s、14位高分辨率數(shù)字化儀(NI PXI-5122)；100 MS/s、16位任意波形發(fā)生器(NI PXI-5421)；100HHz數(shù)字波形發(fā)生器/分析器(NI PXI-6552)。

輸入及輸出數(shù)據(jù)傳送磁心
SMC結(jié)構(gòu)的磁心是一個(gè)現(xiàn)場(chǎng)可編程門陣列控制器，DataStream FPGA(DSF)，它是儀器的“CPU”。處理所有的指令，檢查所有觸發(fā)器和時(shí)鐘、外部信號(hào)路由、并管理儀器和主機(jī)之間的波形傳輸。
DSF中有兩個(gè)主要的數(shù)據(jù)傳送磁心。其中輸入磁心用于進(jìn)行高速模擬波形數(shù)字化及數(shù)字波形輸入。輸出磁心用于進(jìn)行高速模擬波形生成及數(shù)字波形輸出。DSF中的數(shù)據(jù)傳送磁心管理數(shù)據(jù)及指令處理、事件觸發(fā)、觸發(fā)器及標(biāo)識(shí)路由選擇、波形緩沖鏈接及循環(huán)，以及內(nèi)部設(shè)備通信總線。SMC結(jié)構(gòu)如圖1所示。
存儲(chǔ)子系統(tǒng)由兩個(gè)存儲(chǔ)區(qū)組成，每個(gè)存儲(chǔ)區(qū)都可以獨(dú)立配置成為輸入或輸出存儲(chǔ)體。采用此配置的2通道輸入設(shè)備，例如高速2通道數(shù)字化儀，使用兩個(gè)存儲(chǔ)體獲取數(shù)據(jù)。單通道任意波形發(fā)生器包含一個(gè)配置為輸出的存儲(chǔ)區(qū)，一個(gè)數(shù)字波形發(fā)生器／分析器可以使用一個(gè)存儲(chǔ)體作為輸入，另一個(gè)作為輸出。 目前每個(gè)存儲(chǔ)區(qū)的最大容量為256MB，這樣每臺(tái)儀器總計(jì)為512MB。每個(gè)存儲(chǔ)區(qū)的端口是一個(gè)64位133MHz總線，每個(gè)存儲(chǔ)區(qū)支持的吞吐量超過1GB/s。存儲(chǔ)子系統(tǒng)通過NI-MITE ASIC以完整帶寬連接到PCI總線上，實(shí)現(xiàn)主機(jī)與SMC之間的波形快速下載或上傳。
輸入數(shù)據(jù)傳送磁心
DSF輸入數(shù)據(jù)傳送磁心處理來自于數(shù)字波形發(fā)生器／分析器的數(shù)字波形輸入或高速數(shù)字化儀的ADC的高速數(shù)據(jù)輸入流。多個(gè)獨(dú)立數(shù)據(jù)采集可被各個(gè)記錄獲取，范圍從一個(gè)緩沖器至超過兩百萬的較小容量記錄，記錄之間的重整時(shí)間僅2ms。大容量存儲(chǔ)器能夠輕而易舉地處理通信測(cè)試系統(tǒng)中常需的大量數(shù)據(jù)記錄，這些系統(tǒng)用于獲得信息包處理、測(cè)量時(shí)鐘偏差，以及其他錯(cuò)誤診斷測(cè)試。憑借DSF定時(shí)及同步引擎中的計(jì)數(shù)器，所有記錄都能夠及時(shí)與其數(shù)據(jù)源建立聯(lián)系。對(duì)于PXI-5122數(shù)字化儀，通過采用時(shí)間-數(shù)字轉(zhuǎn)換(TDC)技術(shù)，時(shí)間戳精度可達(dá)0.1ns。憑借深存儲(chǔ)器、多記錄分割、0.1ns時(shí)間戳精度，以及極短的重整時(shí)間，用戶能夠捕捉到稀有的、偶發(fā)的或快速發(fā)生的事件，同時(shí)保持高采樣速率。此項(xiàng)特點(diǎn)通過在不丟失采得波形之間的時(shí)間相干性的情況下僅采集感興趣的部分，來增加有效存儲(chǔ)器容量。
輸出數(shù)據(jù)傳送磁心
對(duì)于輸出設(shè)備，例如PXI-5421任意波形發(fā)生器及PXI-6552數(shù)字波形發(fā)生器／分析器，排序指令和波形存儲(chǔ)在同一個(gè)物理存儲(chǔ)器中。傳統(tǒng)任意波形發(fā)生器基于的結(jié)構(gòu)是：排序波形指令存儲(chǔ)在實(shí)體分離的SRAM存儲(chǔ)器中，容量?jī)H數(shù)千個(gè)字節(jié)，大大限制了能夠排序的最大波形數(shù)目。SMC采取了一種獨(dú)特的、靈活的方法，它將指令與同一物理存儲(chǔ)器中的波形合成在一起，所以用戶不受排序指令數(shù)目的限制。由于存儲(chǔ)器容量高達(dá)256 MB，所以您可以給排序指令隨意分配容量。仔細(xì)觀察任意波形發(fā)生器的排序規(guī)格有助于理解波形和指令共享存儲(chǔ)器的靈活性。
通過共享存儲(chǔ)器，測(cè)試人員可以以極長(zhǎng)序列和小波形的形式、以及短序列極大波形的形式，或者兩者間均衡的形式使用存儲(chǔ)器空間。另外還可提供32 MB及256 MB 大容量存儲(chǔ)器等選項(xiàng)，最大排序規(guī)格及波形存儲(chǔ)器的容量也可增加。傳統(tǒng)AWG上更大量的存儲(chǔ)器僅增加波形存儲(chǔ)空間，不能實(shí)現(xiàn)排序步數(shù)或波形片段的增加。而通過復(fù)雜的片段序列(這些片段定義波形)，進(jìn)而可以降低此類應(yīng)用的存儲(chǔ)器要求。例如，圖像幀包含許多重復(fù)的片段，或者垂直及水平同步脈沖、色同步信號(hào)及垂直消隱期間中的消隱線等。在此類應(yīng)用中，大容量存儲(chǔ)緩沖區(qū)可能不足以存儲(chǔ)整個(gè)圖像或多個(gè)圖像，但可以采用存儲(chǔ)圖像的關(guān)鍵部分及規(guī)定幀生成的序列表來解決。此序列占用比傳統(tǒng)AWG的SRAM指令存儲(chǔ)器提供的更多的空間。在SMC結(jié)構(gòu)中，通過配置能夠存儲(chǔ)幀的相關(guān)片段及大容量序列的存儲(chǔ)器，可以很好解決這些問題。由于可以存儲(chǔ)多個(gè)序列，從而測(cè)試之間沒有設(shè)置時(shí)間，所以SMC輸出引擎獲得了最優(yōu)的測(cè)試吞吐量。此特點(diǎn)與深存儲(chǔ)器相結(jié)合能夠顯著地增加測(cè)試吞吐量，因?yàn)榭梢栽谝蟛煌瑴y(cè)試序列的功能測(cè)試過程內(nèi)快速地從一個(gè)序列切換到另一個(gè)序列。此功能對(duì)于需要快速依次生成一組工業(yè)標(biāo)準(zhǔn)測(cè)試模式的視頻測(cè)試格外重要。

高速大容量卡上存儲(chǔ)器
從視頻到通信的許多應(yīng)用中，一個(gè)主要要求是生成并采集大量波形。使用AWG進(jìn)行視頻測(cè)試的圖像顯示、數(shù)字波形生成器／分析器進(jìn)行ADC 火花碼測(cè)試，以及使用數(shù)字化儀進(jìn)行基頻調(diào)制器／解調(diào)器的誤差矢量大小(EVM)測(cè)量，是要求使用大容量存儲(chǔ)器獲取以及生成波形的三個(gè)典型例子。SMC輸入及輸出數(shù)據(jù)傳送磁心用于存儲(chǔ)體與100 MHz儀器前端電子設(shè)備之間波形移動(dòng)判斷。NI的SCARAB存儲(chǔ)控制器包含SMC和DSF，提供存儲(chǔ)體、DSF及NI的MITE(一種集散DMA控制器)之間的接口。SCARAB有效地跟蹤波形和指令在存儲(chǔ)器中的存儲(chǔ)位置，并在需要時(shí)從DSF及MITE中讀取適當(dāng)?shù)臄?shù)據(jù)。它還具有穩(wěn)定地使波形以最大的采樣速率讀寫存儲(chǔ)器的能力，以實(shí)現(xiàn)大容量波形采集及生成。
SMC輸入磁心將大容量存儲(chǔ)器作為2端口FIFO緩沖器處理，以100MHz的最大采樣速率將數(shù)據(jù)從數(shù)字化儀的ADC或數(shù)字波形生成器／分析器的數(shù)字通信線路移至存儲(chǔ)體中，并使數(shù)據(jù)以PCI總線帶寬流入主機(jī)。
因?yàn)榇鎯?chǔ)器采用數(shù)據(jù)與指令共享方式，所以SMC輸出磁心以較為復(fù)雜的方式處理存儲(chǔ)器。它必須使數(shù)據(jù)以100 MHz的最大采樣速率流入AWG的DAC或數(shù)字波形生成器／分析器的數(shù)字通信線路，同時(shí)以100 MHz最大采樣速率確保的速率提取輸出波形排序指令。因?yàn)樾蛄锌赡馨瑪?shù)十萬條指令，所以由于FPGA的容量限制，不可能在生成開始時(shí)編輯DSF中的所有排序指令。因此，SCARAB不僅以100 MHz的最大采樣速率從深存儲(chǔ)器中提取出波形，還實(shí)時(shí)地向DSF提供排序指令。

精確定時(shí)及同步引擎
對(duì)于通道擴(kuò)展用相同類型的同步儀器(均勻同步)，或者對(duì)于兩種不同儀器的輸入和／或輸出間的緊密協(xié)調(diào)(非均勻同步)，同步都是關(guān)鍵所在。根據(jù)定義，復(fù)合信號(hào)測(cè)試系統(tǒng)需要使用三種儀器(數(shù)字化儀、任意波形發(fā)生器，以及數(shù)字波形發(fā)生器／分析器)中的至少兩種。其他要求同步的應(yīng)用包括通信用基頻I/Q信號(hào)生成及采集、消費(fèi)電子產(chǎn)品用RGB視頻信號(hào)生成及采集、24位ADC及DAC測(cè)試用24通道數(shù)字波形生成及采集等。同步的目標(biāo)是能夠在多個(gè)SMC儀器之間準(zhǔn)確生成和接收波形。例如，如果有兩個(gè)任意波形發(fā)生器，此目標(biāo)要求兩個(gè)AWG具有調(diào)整相位的能力來生成兩個(gè)完全相同的波形。當(dāng)所有三臺(tái)設(shè)備的采樣速率均為100 MHz時(shí)，必須適當(dāng)注意所有設(shè)備之間的時(shí)鐘及觸發(fā)器分布。數(shù)十微微秒的采樣時(shí)鐘相位偏移調(diào)節(jié)精度、觸發(fā)傳播延遲及偏移校正，以及所有設(shè)備的微微秒級(jí)均方根時(shí)鐘偏差，實(shí)現(xiàn)了集成所有三臺(tái)亞毫微秒級(jí)100 MS/s設(shè)備所需的性能。
同步通過在數(shù)臺(tái)設(shè)備間共享觸發(fā)及參考時(shí)鐘來實(shí)現(xiàn)。參考時(shí)鐘可以由指定的“主”設(shè)備或由專用高精度時(shí)鐘源提供。每臺(tái)SMC儀器都具有相位與PXI 10 MHz參考時(shí)鐘鎖定的電壓控制晶體振蕩器(VCXO)。為進(jìn)一步提高定時(shí)精度，還可以考慮使用基于銣或爐控晶體振蕩器(OCXO)的頻率源等。這些設(shè)備的精度可以超過十億分之