Cadence發(fā)布Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)最新版

　　Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布Cadence Encounter® 數(shù)字IC設(shè)計(jì)平臺(tái)的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?；旌闲盘?hào)設(shè)計(jì)支持，具有對(duì)角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計(jì)。新平臺(tái)提供了L、XL和GXL三種配置，為先進(jìn)半導(dǎo)體設(shè)計(jì)提供更佳的易用性，更短的設(shè)計(jì)時(shí)間以及更高的性能。

　　“最新版本Encounter平臺(tái)的發(fā)布對(duì)于STARC成員來說是一次重大發(fā)展，因?yàn)樗靡环N全面、高效的方法解決了低功耗設(shè)計(jì)和生產(chǎn)制造中的核心問題?！盨TARC副總裁兼總經(jīng)理Nubuyuki Nishiguchi說，“這種集成的、貫穿前端至后端的方法為頂尖的設(shè)計(jì)師們創(chuàng)造了巨大的價(jià)值?！?/P>

　　最新版本Encounter平臺(tái)的一個(gè)關(guān)鍵功能就是支持基于Si2的 CPF 1.0標(biāo)準(zhǔn)的Cadence 低功耗解決方案。Cadence 低功耗解決方案提供了完整的設(shè)計(jì)流程，覆蓋邏輯設(shè)計(jì)、驗(yàn)證和物理實(shí)現(xiàn)。CPF是一種業(yè)界標(biāo)準(zhǔn)格式，用于指定整個(gè)設(shè)計(jì)流程的節(jié)電技術(shù)——能夠讓團(tuán)隊(duì)共享和復(fù)用低功耗信息。

　　此外，最新版本的Encounter平臺(tái)提供了前所未有的可制造性設(shè)計(jì)（DFM）支持、成品率優(yōu)化、面向光刻的布線、使用新總線布線能力的混合信號(hào)設(shè)計(jì)，以及運(yùn)用 Virtuoso® UltraSim 全芯片模擬器的關(guān)鍵路徑模擬等新特性。該平臺(tái)還支持全新的面向功耗的自動(dòng)宏布局，和同步多態(tài)多角(MMMC)的時(shí)序分析和優(yōu)化等特性。Encounter X Interconnect Option則提供了更高的芯片質(zhì)量（時(shí)序、功耗、性能要求）并節(jié)約了成本。

　　“我們將繼續(xù)對(duì)Encounter平臺(tái)進(jìn)行重大改進(jìn)，以在先進(jìn)低功耗和45/65納米設(shè)計(jì)上繼續(xù)保持業(yè)界領(lǐng)先地位。最新的研發(fā)成果將會(huì)讓大多數(shù)先進(jìn)IC設(shè)計(jì)直接受益?！盋adenceIC數(shù)字及低功耗推進(jìn)部全球副總裁徐季平博士表示，“該版本將多項(xiàng)重大技術(shù)突破——如全局先進(jìn)低功耗設(shè)計(jì)、DFM、Encounter X Interconnect Option和混合信號(hào)設(shè)計(jì)等，囊括于一個(gè)高度集成的設(shè)計(jì)環(huán)境之中。”