基于TPS54350型DC/DC變換器供電系統(tǒng)設(shè)計(jì)
1 引言
TPS54350是德州儀器(TI)新推出的一款內(nèi)置MOSFET的高效DC/DC變換器.采用小型16引腳HISSOP封裝.連續(xù)輸出電流為3A時(shí),輸入電壓范圍為4.5V~20V。該變換器極大地簡(jiǎn)化了負(fù)載電源管理的設(shè)計(jì),使得設(shè)計(jì)人員可直接通過中壓總線(而不依賴額外的低電壓總線)為數(shù)字信號(hào)處理器(DSP)、現(xiàn)場(chǎng)可編程門陣列(FPGA)及微處理器供電。TPS554350SWIFT(采用集成FET技術(shù)的開關(guān))DC/DC變換器的效率高達(dá)90%以上,非常適用于低功耗工業(yè)與商用電源、帶液晶顯示屏(LCD)的監(jiān)視器與電視、硬盤驅(qū)動(dòng)、視頻圖像卡以及9V或12V墻式適配器負(fù)載點(diǎn)穩(wěn)壓裝置。
2 TPS54350的特性和功能
2.1 TPS54350的特性
TPS54350型DC/DC變換器的主要特性如下:
連續(xù)輸出電流為3A時(shí).效率達(dá)90%以上;
輸入電壓范圍為4.5V一20V:
輸出電壓可調(diào)低至0.891V(精確度為l%);
可編程外部時(shí)鐘同步:
寬的脈寬調(diào)制(1)WM)頻率一固定為250kHz、500kHz或250kHz~700kHz的可調(diào)節(jié)范圍:
峰值電流限制與熱關(guān)斷保護(hù):
可調(diào)節(jié)的欠壓關(guān)斷;
內(nèi)部軟啟動(dòng):
電源安全輸出。
2.2 TPS54350引腳功能和電路功能
2.2.1 引腳功能
VIN:電壓輸入引腳,范圍為4.5V~20V,必須旁路連接一個(gè)低等效串聯(lián)電阻(ESR)的10μF陶瓷電容器:
UVL0:欠壓閉鎖輸出:
PWRGD:開漏輸出。該引腳為低電平時(shí),表示輸出低于期望的輸出電壓值。PWRGD比較器的輸出端有一個(gè)內(nèi)部的上升沿濾波器:
RT:頻率設(shè)置引腳。在RT引腳與地(AGND)之間接一只電阻器.設(shè)置轉(zhuǎn)換頻率。將RT引腳接地或懸空可以得到一個(gè)內(nèi)部備選頻率;
SYNC:雙向I/O同步引腳。當(dāng)RT引腳懸空或置低電平時(shí),SYNC為輸出:當(dāng)它與一個(gè)下降沿信號(hào)連接時(shí),亦可作為一個(gè)輸入端口來同步系統(tǒng)時(shí)鐘:
ENA:使能引腳。低于0.5V時(shí)。電路停止工作;懸空時(shí)被使能;
COMP:誤差放大器輸出:
VSENSE:誤差放大器轉(zhuǎn)換節(jié)點(diǎn),基準(zhǔn)電壓值:
AGND:模擬地,內(nèi)部與感應(yīng)模擬地電路連接。與PGND和PowerPAD連接:
PGND:電源地,與AGND和PowerPAD連接;
VBIAS:內(nèi)部8.0v偏置電壓。該引腳要接1只0.1μF的陶瓷電容器:
PH:相位端,與外部LC濾波器連接;
BOOT:在BOOT引腳與PH引腳之間連接一只O.1μF的陶瓷電容器。
2.2.2 電路功能
TPS54530支持中等范圍的電流輸出.能夠?qū)⑤敵鲭妷航抵?.891V.其精度可達(dá)l%。TPS54530集成了高端MOSFET和一個(gè)可選擇的低端外部MOS-FET柵極驅(qū)動(dòng)器。此外,該器件還采用了高性能電壓誤差放大器,極大地改善了瞬時(shí)條件下的性能,從而可靈活選擇輸出濾波電感器與電容器。開關(guān)頻率固定在250kHz或500kHz,也可以將其升高到7OOkHz,以縮小無源組件的尺寸。
圖1示出TPS54350的實(shí)際應(yīng)用電路,圖中給出的是其中一種情況,其輸出電壓是可變的,通過改變電阻器R2的阻值,可得到期望的輸出電壓值。圖l中的輸入電壓為12V,輸出電壓為3.3V,其中R2的計(jì)算公式為:
R2=R1x0.891/(Vo-0.891)
R1=1KΩ
表1給出當(dāng)Rl=lkΩ和R1=10kΩ,時(shí)的幾種輸出電壓下的R2的值。筆者設(shè)計(jì)的系統(tǒng)就是應(yīng)用圖1所示的電路來實(shí)現(xiàn)。根據(jù)不同的輸出電壓要求賦給R2不同的阻值,其阻值的取法可參照表l。另外,對(duì)于設(shè)計(jì)者來說,設(shè)計(jì)電路時(shí)要考慮到表2所列的幾個(gè)因素。本系統(tǒng)中的R。=lkΩ。
3 TPS54350在信號(hào)處理系統(tǒng)中應(yīng)用
3.1 系統(tǒng)組成及供電電路
本信號(hào)處理系統(tǒng)采用的是ADl公司的TS201S型ADSP組成的多片某仿真雷達(dá)信號(hào)處理系統(tǒng).系統(tǒng)主要由5個(gè)DSP、1個(gè)FPGA和7個(gè)TPS54350組成。在以往使用的MAXl951和。PEGlll7的經(jīng)驗(yàn)基礎(chǔ)上.經(jīng)過多方面的設(shè)計(jì)考慮,采用了TPS54350型DC/DC變換器.從表1可以看出.TPS54350可以輸出3.3V、2.5V和1.2V的電壓。系統(tǒng)中的DSP采用240MHz時(shí)鐘,每個(gè)指令周期約為4.17ns。根據(jù)TS201S型ADSP的工作條件可知,當(dāng)溫度為25℃、時(shí)鐘CCLK(為250MHz時(shí),典型情況下的VDD(1.25V)供電電流典型值為1.2A,VDD的供電電流小于137mA。TPS54350的額定輸出電壓為3A.所以此系統(tǒng)的設(shè)計(jì)是合理的。
TigerSharDSP有3個(gè)電源,其中數(shù)字2.5V(VDD_Io)為I/0供電;數(shù)字1.2V(VDD)為DSP內(nèi)核供電;模擬1.2V(VDD_A)內(nèi)部鎖相環(huán)和倍頻電路供電。系統(tǒng)將主機(jī)提供的5V,經(jīng)過TPS54350得到2.5V和1.2V的電壓。各片DSP的數(shù)字1.2V(VDD)電源各由1個(gè)TPS54350供給。5個(gè)。DSP內(nèi)部模塊1.2V(VDD)由同一個(gè)。DSP的VDD(+1.2V)經(jīng)濾波網(wǎng)絡(luò)后解決。5個(gè)。DSP的FO2.5V電源直接由主機(jī)提供的5V經(jīng)過TPS54350得到2.5V統(tǒng)一供給,同時(shí)提供FPGA(EPU1。K30)的VccM(+2.5V)電壓。其中FPGA的Vcc_IO(+3.3V)利用TPS54350輸出的+3.3V電壓來供電。本系統(tǒng)的供電電路框圖如圖2所示。圖3示出單個(gè)DSP的內(nèi)核供電電路框圖及外圍電路配置。
3.2 問題及其解決方案
T37S54350采用小型16引腳HTSSOP封裝。根據(jù)以往的經(jīng)驗(yàn),建議設(shè)計(jì)PC板時(shí)最好給TPS54350加上散熱片,電源線盡量粗一點(diǎn)。在TPS54350的前后均加上濾波網(wǎng)絡(luò),盡量保證得到比較合適的電壓。
系統(tǒng)中的EPlK30產(chǎn)生上電復(fù)位波形和時(shí)序控制。由于EPlK30需要一個(gè)配置電路,而且它和DSP存在一個(gè)上電先后的問題。即在上電后,如果FPGA完成配置文件的讀入時(shí).DSP仍未上電穩(wěn)定.則應(yīng)充分延長(zhǎng)TStart_I0的低電平時(shí)間,以避免DSP上電未穩(wěn)定而FPGA上電波形已結(jié)束的情況發(fā)生。因此。應(yīng)保證DSP上電穩(wěn)定先于FPGA配置文件的讀入,此問題在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)予以充分重視.否則DSP將無法正常工作。TigerSharcTS201S要求數(shù)字2.5V和l-2V應(yīng)同時(shí)上電。若無法嚴(yán)格同步,則應(yīng)保證內(nèi)核1.2V電源先上電.I/0的2.5V電源后上電。本系統(tǒng)在數(shù)字2.5V輸入端并聯(lián)了一個(gè)大容量電容器.在數(shù)字1.2V輸入端并聯(lián)了一個(gè)小容量電容器.其目的就是為了保證2.5V充電時(shí)間大于1.2V充電時(shí)間.來解決電源供電先后的問題。
4 結(jié)束語
設(shè)計(jì)一個(gè)系統(tǒng)時(shí).電源的設(shè)計(jì)起著重要的作用。電路的選擇更為重要,選擇一個(gè)性價(jià)比高、散熱性能好、節(jié)省資源的電路是設(shè)計(jì)的關(guān)鍵。本文是在總結(jié)實(shí)踐經(jīng)驗(yàn)的基礎(chǔ)上進(jìn)行論述的,該雷達(dá)信號(hào)處理系統(tǒng)經(jīng)過實(shí)際工作測(cè)試.證明其性能是很穩(wěn)定的.供其他硬件設(shè)計(jì)者借鑒。
評(píng)論