賽靈思—抓住可編程系統(tǒng)新的市場(chǎng)機(jī)會(huì)

系統(tǒng)芯片的設(shè)計(jì)變得更加復(fù)雜、昂貴。ASIC成本飛速上漲，130nm CMOS工藝已超過1000萬美元，90 nm工藝還要加倍。因此，工程師正面臨著設(shè)計(jì)中選擇硬件平臺(tái)和物理實(shí)現(xiàn)方式的挑戰(zhàn)，他們需要能夠面向應(yīng)用領(lǐng)域而優(yōu)化的低成本FPGA平臺(tái)，以滿足復(fù)雜的設(shè)計(jì)技術(shù)要求和靈活性。
為確定下一代平臺(tái)FPGA的功能，賽靈思公司在全球范圍內(nèi)走訪了包括嵌入式處理、高性能DSP以及高速連接應(yīng)用領(lǐng)域的800多家客戶中的系統(tǒng)設(shè)計(jì)師和專家，了解到以下四個(gè)方面的要求：第一，對(duì)于FPGA，用戶需要更高系統(tǒng)性能、更低功耗及更低系統(tǒng)成本的解決方案，以加強(qiáng)產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。工程師們一致表示，供應(yīng)商提供的解決方案要能簡(jiǎn)化復(fù)雜的設(shè)計(jì)挑戰(zhàn)，例如，通過源同步接口連接到最新的高速存儲(chǔ)器和其他高級(jí)器件。第二，對(duì)于嵌入式處理，需要一系列計(jì)算處理解決方案，及高性能、更強(qiáng)大的設(shè)計(jì)環(huán)境。第三，對(duì)于高速串行連接能力，需要更高和可擴(kuò)展的帶寬，與多種標(biāo)準(zhǔn)完全兼容，及更低的系統(tǒng)成本和更簡(jiǎn)單的設(shè)計(jì)。第四，對(duì)于高性能DSP，需要降低系統(tǒng)功耗，及低成本、高性能的DSP解決方案。
“基于以上考慮，Virtex-4系列平臺(tái)FPGA應(yīng)運(yùn)而生。他們不僅滿足了可編程邏輯應(yīng)用的需要，還可解決高性能信號(hào)處理、高速串行通信和嵌入式處理的挑戰(zhàn)。相關(guān)產(chǎn)品已陸續(xù)上市。”賽靈思全球市場(chǎng)副總裁Sandeep Vij先生表示。（關(guān)于Virtex-4系列產(chǎn)品的具體技術(shù)特點(diǎn)，請(qǐng)見本刊今年第8期“FPGA全面挑戰(zhàn)ASIC設(shè)計(jì)”一文中的相關(guān)內(nèi)容）

DSP解決方案
目前，DSP處理器尚未覆蓋到的信號(hào)處理細(xì)分市場(chǎng)規(guī)模大約為20億美元。這一細(xì)分市場(chǎng)傳統(tǒng)上是ASIC和ASSP的領(lǐng)地。賽靈思抓住這一巨大的市場(chǎng)機(jī)會(huì)，于9月中旬成立了專門的DSP部，以進(jìn)一步加強(qiáng)其對(duì)DSP市場(chǎng)的投入。新成立的DSP部的副總裁兼總經(jīng)理Omid Tahernia先生說：“我們將開發(fā)下一代賽靈思DSP解決方案，包括IP產(chǎn)品、軟件工具和設(shè)計(jì)方法，從而允許DSP設(shè)計(jì)人員充分發(fā)揮FPGA的高性價(jià)比優(yōu)勢(shì)。另外，公司還將與業(yè)界領(lǐng)導(dǎo)廠商建立戰(zhàn)略同盟，進(jìn)一步加強(qiáng)賽靈思公司強(qiáng)大的解決方案?！?br/>他表示，Virtex-4 FPGA能與可編程DSP共同使用，作為DSP的預(yù)處理器或協(xié)處理器來分擔(dān)計(jì)算密度的任務(wù)，發(fā)揮并行執(zhí)行的優(yōu)勢(shì)。使工程師可為3G/4G移動(dòng)通信、圖像識(shí)別和視頻會(huì)議設(shè)計(jì)出有競(jìng)爭(zhēng)力的新產(chǎn)品。

嵌入式處理解決方案
目前，賽靈思在嵌入式系統(tǒng)市場(chǎng)上已經(jīng)擁有一萬多名客戶。為把公司在多個(gè)領(lǐng)域的專長(zhǎng)和全面的嵌入式系統(tǒng)解決方案與領(lǐng)先的多處理器內(nèi)核、嵌入式IP模塊和嵌入式開發(fā)工具整合起來，更好地為客戶服務(wù)，公司同時(shí)成立了新的嵌入式處理部。
這次企業(yè)部門的擴(kuò)展是賽靈思公司三年來在嵌入式領(lǐng)域經(jīng)驗(yàn)積累的自然結(jié)果。這些經(jīng)驗(yàn)包括推出用于Xilinx FPGA的MicroBlaze、PicoBlaze和硬植入式IBM PowerPC處理內(nèi)核；收購可配置嵌入式微控制器技術(shù)的Triscend公司等。
嵌入式處理部門總監(jiān)Mike Frazier說：“嵌入式處理部致力于提供通用的靈活設(shè)計(jì)和支持基礎(chǔ)設(shè)施，使設(shè)計(jì)人員不需要花費(fèi)大量的技術(shù)工作就可將自己的嵌入式處理平臺(tái)根據(jù)不同的性能要求進(jìn)行擴(kuò)展。Xilinx Platform Studio （XPS）和嵌入式開發(fā)套件（EDK）在單個(gè)環(huán)境內(nèi)為硬件和軟件設(shè)計(jì)人員開發(fā)針對(duì)PowerPC硬處理器或MicroBlaze軟處理器內(nèi)核的平臺(tái)提供了所需要的所有設(shè)計(jì)和調(diào)試功能。同時(shí)我們也提供豐富的外設(shè)IP、參考設(shè)計(jì)、開發(fā)板、內(nèi)部和第三方的工具，支持使用最廣泛的操作系統(tǒng)。多種可選的嵌入式設(shè)計(jì)服務(wù)和培訓(xùn)還可幫助企業(yè)快速啟動(dòng)設(shè)計(jì)并保證首次設(shè)計(jì)便能獲得成功?！?/p>

ISE6.3i設(shè)計(jì)套件
針對(duì)Xilinx Virtex-4系列平臺(tái)FPGA，賽靈思推出了優(yōu)化的集成軟件環(huán)境（ISE）6.3i版。新版ISE 6.3i解決方案可充分發(fā)揮Virtex-4架構(gòu)的優(yōu)點(diǎn)，支持高達(dá)20萬邏輯單元和500 MHz的性能。與前一代相比，ISE 6.3i可支持的器件密度翻了一翻，性能價(jià)格比則是原來的10倍。
同時(shí)，ISE 6.3i版也進(jìn)一步擴(kuò)展了賽靈思公司在主動(dòng)時(shí)序收斂和集成方面的領(lǐng)導(dǎo)地位，而且還降低了大批量FPGA和CPLD應(yīng)用的總體設(shè)計(jì)成本。■