CADENCE公布新的RF技術(shù)簡化納米級(jí)無線設(shè)備芯片的設(shè)計(jì)

　　Cadence設(shè)計(jì)系統(tǒng)公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設(shè)計(jì)、分析與建模的完整流程。這種新技術(shù)讓模擬與RF設(shè)計(jì)師能夠輕易掌握無源元件的設(shè)計(jì)，迅速開發(fā)出復(fù)雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應(yīng)系數(shù)、Q值和頻率等設(shè)計(jì)規(guī)范開始，幫助設(shè)計(jì)師為他們的特定應(yīng)用和工藝技術(shù)自動(dòng)生成最適宜的感應(yīng)器件，實(shí)現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗(yàn)生成的器件，不再需要專門的電感特征化，并減少了設(shè)計(jì)周轉(zhuǎn)時(shí)間。

　　Virtuoso Passive Component Designer是為90和65納米工藝節(jié)點(diǎn)而優(yōu)化的，支持高級(jí)設(shè)計(jì)規(guī)則和CMP約束，如Dummy金屬填料和打孔。除了支持多種形狀的電感和變壓器尺寸，設(shè)計(jì)團(tuán)隊(duì)還可以自己定制工藝尺寸或使用參數(shù)化單元或Pcell直觀形象地或手動(dòng)地進(jìn)行調(diào)整。

　　“電感和變壓器是我們高頻集成電路中的至關(guān)重要的元件。他們對(duì)于芯片面積和性能有著極大的影響，”Renesas Technology公司設(shè)計(jì)技術(shù)部總經(jīng)理Hisaharu Miwa說?！拔覀兊哪繕?biāo)是在初期設(shè)計(jì)階段就考慮到電感和變壓器的影響，從而提高設(shè)計(jì)效率。我們使用Virtuoso Passive Component Designer是因?yàn)樗軌蚪鉀Q這些問題。因?yàn)樗羌傻絍irtuoso定制設(shè)計(jì)平臺(tái)中的，并且有著精確的內(nèi)置電磁解算器，Virtuoso Passive Component Designer提供了易用的方法進(jìn)行建模和生成PDK組件”

　　Virtuoso Passive Component Designer非常容易使用，不需要電磁專業(yè)技術(shù)。輸出的是完整的工藝設(shè)計(jì)工具包組件，有符號(hào)、原理圖、版圖和仿真模型。內(nèi)置的建模功能將S參數(shù)文件轉(zhuǎn)化為物理集總元件模型，隨時(shí)可用Virtuoso Spectre Circuit Simulator XL進(jìn)行RF分析。這種新的Cadence技術(shù)還有快速而精確的耦合分析能力，能夠讓設(shè)計(jì)師優(yōu)化電感應(yīng)和變壓器在版圖中布局，實(shí)現(xiàn)更小的芯片面積和更高的成品率。

　　“自從采用了Cadence RF設(shè)計(jì)方法學(xué)錦囊，并開始使用Virtuoso Passive Component Designer無源元件設(shè)計(jì)器對(duì)我們的感應(yīng)器和變壓器進(jìn)行進(jìn)行精確合成和建模，我們的VCO設(shè)計(jì)的頻率精確度立刻從提高了0.9-1.9%，”Epoch Microelectronics公司聯(lián)合創(chuàng)始人兼副總裁Aleksander Dec博士說。“將Virtuoso Passive Component Designer中詳盡的電感模型與QRC提取的精確RLCK提取視圖結(jié)合，能夠?qū)崿F(xiàn)精確的全芯片簽收。使得時(shí)間和成本大為節(jié)省?！?/P>

　　Virtuoso Passive Component Designer被緊密集成到 Cadence® Virtuoso® 定制設(shè)計(jì)平臺(tái)中。該新技術(shù)是Virtuoso多模式仿真(Virtuoso Multi-Mode Simulation)技術(shù)的一個(gè)組成部分，也是按照相同的靈活的許可證方式。

　　“手機(jī)和便攜設(shè)備的進(jìn)化為模擬和RFIC設(shè)計(jì)師帶來了巨大的挑戰(zhàn)，”Virtuoso定制IC研發(fā)部副總裁Srinivas Raman說。“越來越多復(fù)雜的模擬和RF電路需要被裝填到同樣又小又輕的手持設(shè)備中，同時(shí)又要讓他們的成本和耗電量控制到1990年代的單波段設(shè)備相同的級(jí)別。使用Virtuoso多模仿真( Multi-Mode Simulation)，模擬和RF設(shè)計(jì)團(tuán)隊(duì)可以迅速設(shè)計(jì)出精確的無源元件，滿足設(shè)計(jì)規(guī)范，比那種預(yù)先設(shè)計(jì)的通用型(one-size-fits-all)器件能夠?qū)崿F(xiàn)更低的耗電量和更小的面積?！?/P>