數(shù)字音頻功放處理芯片設(shè)計與實現(xiàn)

　　1 引言

　　目前，數(shù)字技術(shù)在人類文明中發(fā)揮著越來越重要的作用，正成為生活中必不可少的部分。"數(shù)字功放電路"是指用數(shù)字技術(shù)對音頻信號進行處理，使模擬的音頻信號轉(zhuǎn)換為數(shù)字信號，并最終以脈沖寬度調(diào)制(Pulse Width Modulation，PWM)或脈沖密度調(diào)制(PulseDensity Modulation，PDM)的方式，驅(qū)動大功率開關(guān)晶體管(一般用MOS場效應(yīng)管)，并經(jīng)一個LC電路進行∑變換后得到模擬的音頻信號，并濾除高頻脈沖成分，然后驅(qū)動揚聲器放音。

　　與傳統(tǒng)的模擬功放相比，數(shù)字功放的優(yōu)點有：(1)數(shù)字功放的效率高，在80%以上，像TI的TPA203XDl系列最高可達(dá)到88%，APOGEE的 DDX8000效率為90%，在工作時發(fā)熱非常小;而模擬功放的AB類功放效率最高也只有60%，若是純A類功放的效率也只有30%左右。經(jīng)過對比，在輸出相同功率的情況下，數(shù)字功放的發(fā)熱量只有AB類功放發(fā)熱量的25%左右;而耗電量只有AB類的60%左右。(2)數(shù)字功放的音質(zhì)可以同純A類相媲美，但 A類的效率極低，容易發(fā)熱，功率不容易做大;AB類音質(zhì)較差，在小信號時容易出現(xiàn)交越失真，功率大時也容易發(fā)熱。相比之下數(shù)字功放有功率大、效能高、失真低的優(yōu)點。(3)抗干擾能力強，數(shù)字功放的信號放大部分采用數(shù)字放大方式，因為數(shù)字信號不容易受到外界雜散電波的干擾。數(shù)字功放的放大工作方式是：把輸入的模擬信號先轉(zhuǎn)換成數(shù)字信號，再把數(shù)字信號進行放大處理。而模擬功放直接對輸入的信號放大，模擬信號容易受到外界雜散電波的干擾，產(chǎn)生一些雜音，影響整機性能。(4)適合于大批量生產(chǎn)，由于產(chǎn)品的一致性好，所以生產(chǎn)中無須調(diào)試，只保證元器件正確安裝即可。

　　數(shù)字功率放大器主要分為數(shù)字信號處理、橋式功率放大和低階模擬低通濾波器3個部分。音頻信號處理作用是對輸入的數(shù)字音頻信號[脈沖編碼調(diào)制(PulseCode Modulation，PCM)編碼]進行過采樣、噪聲整形、重新量化編碼成PWM形式的輸出。橋式功率放大器的主要作用是把PWM信號電壓、輸出電流放大推動低通濾波器。低通濾波器去除放大后的PWM信號的高頻成分，還原為模擬的音頻信號。

　　筆者設(shè)計了一種基于過采樣和∑一△調(diào)制的數(shù)字功率放大器的數(shù)字音頻處理部分，對其實現(xiàn)的基本原理作了討論并對其進行ASIC實現(xiàn)。

　　2 數(shù)字音頻處理器的結(jié)構(gòu)與設(shè)計[1-3]

　　數(shù)字音頻處理部分是數(shù)字功率放大器的核心。音頻信號處理就是把音頻輸入的多比特PCM碼信號無失真地轉(zhuǎn)化成PWM信號，用以驅(qū)動后面的橋式功率放大器。一般采用2種技術(shù)使輸出的PWM信號與原始的PCM編碼信號保持相同的信噪比：(1)過采樣技術(shù)，就是在相同信噪比的前提下，增加采樣頻率可減少編碼字的位數(shù);(2)噪聲整形技術(shù)，這種方法可將量化噪聲趕到高頻段，使可聽頻帶內(nèi)噪聲功率減少，從而改善量化信噪比。

　　2.1過采樣數(shù)字濾波器

　　過采樣技術(shù)是指以遠(yuǎn)高于奈奎斯特采樣頻率的頻率對信號進行采樣的方法，由信號采樣量化理論可知，若輸入信號的最小幅度大于量化器的量化階梯△，并且輸入信號的幅度隨機分布，則量化噪聲的總功率是一個常數(shù)，與采樣頻率./=無關(guān)，在O～fs/2的頻帶范圍內(nèi)均勻分布。因此量化噪聲電平和采樣頻率成反比，如果提高采樣頻率，則可降低量化噪聲電平，而由于基帶是固定不變的，因而減少了基帶范圍內(nèi)的噪聲功率，提高了信噪比。由于增加過采樣倍數(shù)，可降低表示一個采樣字所需的字長。對于要進行的音頻信號處理來說，需要處理的是16～24 bit的音頻信號，而要將其轉(zhuǎn)換為l bit的PWM信號，在此處要對其進行128倍的過采樣。筆者采用三級實現(xiàn)，前兩級使用2個半帶濾波器，實現(xiàn)4倍的過采樣，第三級采用梳狀積分 (Cascaded Integrator(~omb，CIC)濾波器來實現(xiàn)。具體實現(xiàn)框圖如圖1所示。

　　2.1.1 半帶濾波器

　　在過采樣濾波器的設(shè)計中，首先將PCM信號經(jīng)過一個半帶濾波器。半帶濾波器是實現(xiàn)內(nèi)插因子為2的一種比較有效的濾波器設(shè)計方法。特點是傳輸函數(shù)中有一半的項系數(shù)為0，所以與同等長度的FIR濾波器相比運算要少一半，這樣可大大減少濾波過程的運算量與存儲器的使用，有利于濾波器的實現(xiàn)，也有利于節(jié)省面積。它的頻率響應(yīng)表現(xiàn)為通帶紋波與阻帶紋波相等，通帶截止頻率和阻帶截止頻率關(guān)于角頻率π/2對稱。這樣，只會將基帶以外的噪聲功率混疊入過渡帶內(nèi)，而不會對基帶造成影響。為了節(jié)省面積，把幾個相同的線性相位濾波器作為子濾波器，通過作乘法和加法把這些子濾波器連接起來，構(gòu)成一個半帶濾波器。設(shè)計采用了2個相同的半帶濾波器，這樣每個半帶濾波器的階數(shù)就不需要太高。

　　2.1.2 CIC濾波器

　　經(jīng)過2個半帶濾波器之后，使音頻信號經(jīng)過一個CIC濾波器來實現(xiàn)32倍的過采樣。內(nèi)插 濾波器(CIC)由H0genauer提出，在硬件實現(xiàn)時不需要乘法器，也不需要存儲濾波器系數(shù)，只利用加法和寄存器就可實現(xiàn)。它主要應(yīng)用于高的采樣頻率下，可大大減少資源利用率。

　　CIC濾波器是由工作于高采樣頻率下的積分部分和工作于低采樣頻率下的梳狀部分組成。CIC濾波器的積分部分是由N級數(shù)字積分單元構(gòu)成，工作在高頻fs下，單級積分器的傳遞函數(shù)

　　梳狀部分工作在低采樣頻率fs/R下，這里R是整數(shù)倍的頻率變換因子，單級梳狀濾波器的傳遞函數(shù)

　　以fs為參照，整個濾波器的傳遞函數(shù)

　　2.2噪聲整形技術(shù)

　　單純的采用過采樣技術(shù)，為保持相同的信噪比，如果過采樣系數(shù)過高，硬件上難以實現(xiàn)，所以采用過采樣和噪聲整形二者結(jié)合，噪聲整形技術(shù)降低了有效頻帶內(nèi)的噪聲，以降低表示每個樣值所需要的字長。

　　這里筆者采用∑一△調(diào)制技術(shù)。∑一△調(diào)制技術(shù)是在增量調(diào)制的基礎(chǔ)上發(fā)展起來的。增量調(diào)制就是將前后采樣點的差值進行量化編碼，這樣也可代表連續(xù)信號包含的信息。它與PCM編碼的本質(zhì)區(qū)別是：它只有一位編碼，但這一位碼不是表示信號抽樣值的大小，而是表示抽樣時刻波形的變化趨向。∑一△調(diào)制是在增量調(diào)制的基礎(chǔ)上，對輸入信號先進行積分，使信號高頻分量幅度下降，然后再進行增量調(diào)制，它可更適應(yīng)高頻端豐富的信號源要求。傳統(tǒng)的PCM編碼將信號分成多個幅度級，而∑一△變換是將信號按時間分割，保持幅度恒定。

　　圖2是筆者在設(shè)計中所采用的二階∑一△調(diào)制框圖。

　　由圖2可得到

　　原始信號X(z)通過噪聲整形電路后完整地包含于l，(z)中，而量化噪聲在通過一個函數(shù)H2(z)作用后加入到輸出Y(z)中，使噪聲分布斜率更加陡峭，低頻區(qū)量化噪聲得到進一步降低。噪聲能量分布圖如圖3所示。

　　可見，減小了帶內(nèi)噪聲，增加了帶外噪聲，通過后續(xù)的模擬濾波器可非常方便地濾除掉帶外噪聲。

　　基于以上分析，筆者提出的系統(tǒng)實現(xiàn)框圖如圖4斤示。該設(shè)計具有I2S音頻接口和I2C控制數(shù)據(jù)接口。通過I2S進入的PCM音頻數(shù)據(jù)存入數(shù)據(jù)寄存器，從 I2C進入的控制信號進入?yún)?shù)寄存器組，通過插值濾波模塊對音頻信號進行控制。信號通過噪聲整形和數(shù)字脈寬調(diào)制之后輸出PWM信號驅(qū)動功放工作。

　　3 數(shù)字信號處理部分的FPGA驗證和ASIC實現(xiàn)

　　3.1 FPGA實現(xiàn)

　　筆者選擇以Xilinx的SPARTAN3系列的XC3S1500為驗證平臺。使用Xilinx的ISE8.1為綜合工具，得到如圖5的頂層模塊的綜合具體電路圖，其中電路時鐘使用XC3S1500自帶的75 MHz時鐘，經(jīng)過DCM分頻為50 MHz后供給電路工作，經(jīng)過電路測試，發(fā)現(xiàn)聲音效果良好，具體電路圖如圖5所示。

　　3.2 ASIC實現(xiàn)

　　筆者最終實現(xiàn)了芯片設(shè)計，筆者選擇了Chartered的0.35μ的庫，使用Synopsys的后端Design C0mplier Prime Time，Astro，Hercules等工具進行后端設(shè)計。芯片尺寸為2 342 mmx2 342 mm，ASIC實現(xiàn)如圖6所示。

　　本設(shè)計實際工作頻率為50 MHz，在設(shè)計過程中，將時鐘設(shè)定為80 MHz，經(jīng)Prime Time驗證后，系統(tǒng)時序良好，完全符合要求。

　　4 結(jié)論

　　目前，數(shù)字功放領(lǐng)域日益發(fā)展，但是中國的狀況令人堪憂，本文提出的數(shù)字功放系統(tǒng)主要面向中低端產(chǎn)品的實現(xiàn)，可以為更進一步研究打下堅實基礎(chǔ)。